xilinx « techlibs - iCE40/yosys

Mode	Name	Size
-rw-r--r--	.gitignore	30	log stats plain
-rw-r--r--	Makefile.inc	3311	log stats plain
-rw-r--r--	abc_map.v	15555	log stats plain
-rw-r--r--	abc_model.v	7031	log stats plain
-rw-r--r--	abc_unmap.v	7115	log stats plain
-rw-r--r--	abc_xc7.box	442679	log stats plain
-rw-r--r--	abc_xc7.lut	552	log stats plain
-rw-r--r--	abc_xc7_nowide.lut	390	log stats plain
-rw-r--r--	arith_map.v	7825	log stats plain
-rw-r--r--	brams_init.py	2344	log stats plain
-rw-r--r--	cells_map.v	16600	log stats plain
-rw-r--r--	cells_sim.v	31459	log stats plain
-rw-r--r--	cells_xtra.py	31015	log stats plain
-rw-r--r--	dsp_map.v	866	log stats plain
-rw-r--r--	lut_map.v	3918	log stats plain
-rw-r--r--	lutrams.txt	727	log stats plain
-rw-r--r--	lutrams_map.v	1620	log stats plain
-rw-r--r--	mux_map.v	2433	log stats plain
-rw-r--r--	synth_xilinx.cc	16887	log stats plain
d---------	tests	345	log stats plain
-rw-r--r--	xc6s_brams.txt	1409	log stats plain
-rw-r--r--	xc6s_brams_bb.v	12014	log stats plain
-rw-r--r--	xc6s_brams_map.v	5600	log stats plain
-rw-r--r--	xc6s_cells_xtra.v	51682	log stats plain
-rw-r--r--	xc6s_ff_map.v	5371	log stats plain
-rw-r--r--	xc6v_cells_xtra.v	86198	log stats plain
-rw-r--r--	xc7_brams.txt	1674	log stats plain
-rw-r--r--	xc7_brams_bb.v	23421	log stats plain
-rw-r--r--	xc7_brams_map.v	8255	log stats plain
-rw-r--r--	xc7_cells_xtra.v	191698	log stats plain
-rw-r--r--	xc7_ff_map.v	3375	log stats plain
-rw-r--r--	xcu_cells_xtra.v	434710	log stats plain