xilinx « techlibs - iCE40/yosys

Mode	Name	Size
-rw-r--r--	.gitignore	30	log stats plain
-rw-r--r--	Makefile.inc	3317	log stats plain
-rw-r--r--	abc9_map.v	15852	log stats plain
-rw-r--r--	abc9_model.v	7057	log stats plain
-rw-r--r--	abc9_unmap.v	7393	log stats plain
-rw-r--r--	abc9_xc7.box	442691	log stats plain
-rw-r--r--	abc9_xc7.lut	552	log stats plain
-rw-r--r--	abc9_xc7_nowide.lut	390	log stats plain
-rw-r--r--	arith_map.v	7825	log stats plain
-rw-r--r--	brams_init.py	2344	log stats plain
-rw-r--r--	cells_map.v	16600	log stats plain
-rw-r--r--	cells_sim.v	32460	log stats plain
-rw-r--r--	cells_xtra.py	31021	log stats plain
-rw-r--r--	dsp_map.v	866	log stats plain
-rw-r--r--	lut_map.v	3918	log stats plain
-rw-r--r--	lutrams.txt	727	log stats plain
-rw-r--r--	lutrams_map.v	1620	log stats plain
-rw-r--r--	mux_map.v	2433	log stats plain
-rw-r--r--	synth_xilinx.cc	17349	log stats plain
d---------	tests	345	log stats plain
-rw-r--r--	xc6s_brams.txt	1409	log stats plain
-rw-r--r--	xc6s_brams_bb.v	12278	log stats plain
-rw-r--r--	xc6s_brams_map.v	5600	log stats plain
-rw-r--r--	xc6s_cells_xtra.v	50954	log stats plain
-rw-r--r--	xc6s_ff_map.v	7022	log stats plain
-rw-r--r--	xc6v_cells_xtra.v	83020	log stats plain
-rw-r--r--	xc7_brams.txt	1674	log stats plain
-rw-r--r--	xc7_brams_bb.v	23429	log stats plain
-rw-r--r--	xc7_brams_map.v	8255	log stats plain
-rw-r--r--	xc7_cells_xtra.v	188520	log stats plain
-rw-r--r--	xc7_ff_map.v	4935	log stats plain
-rw-r--r--	xcu_cells_xtra.v	433982	log stats plain