iCE40/yosys - [no description]

	Commit message (Collapse)	Author	Age	Files	Lines
...
\| * \| \|	Refine diagram	Eddie Hung	2019-09-13	1	-12/+14
\| \| \| \|
\| * \| \|	Add an ASCII drawing	Eddie Hung	2019-09-12	1	-3/+22
\| \| \| \|
\| * \| \|	Finish explanation	Eddie Hung	2019-09-12	2	-5/+20
\| \| \| \|
\| * \| \|	Rename to techmap_guard	Eddie Hung	2019-09-12	1	-2/+3
\| \| \| \|
\| * \| \|	Initial DSP48E1 box support	Eddie Hung	2019-09-12	4	-0/+867
\| \| \| \|
\| * \| \|	Set more ports explicitly	Eddie Hung	2019-09-12	1	-1/+2
\| \| \| \|
\| * \| \|	Missing space	Eddie Hung	2019-09-11	1	-0/+1
\| \| \| \|
\| * \| \|	Merge remote-tracking branch 'origin/master' into xc7dsp	Eddie Hung	2019-09-11	5	-53/+219
\| \|\ \ \
\| * \| \| \|	Move "(skip if -nodsp)" message to label	Eddie Hung	2019-09-10	1	-4/+4
\| \| \| \| \|
\| * \| \| \|	Be sensitive to signedness	Eddie Hung	2019-09-10	1	-20/+21
\| \| \| \| \|
\| * \| \| \|	Really get rid of 'opt_expr -fine' by being explicit	Eddie Hung	2019-09-10	2	-9/+33
\| \| \| \| \|
\| * \| \| \|	Remove wreduce call	Eddie Hung	2019-09-10	1	-1/+0
\| \| \| \| \|
\| * \| \| \|	Add comment for why opt_expr is necessary	Eddie Hung	2019-09-10	1	-0/+2
\| \| \| \| \|
\| * \| \| \|	Revert "Remove "opt_expr -fine" call"	Eddie Hung	2019-09-10	1	-0/+1
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	This reverts commit bfda921d0317bfb4cb6fc9de8a556c2258b709bc.
\| * \| \| \|	Rename label to map_dsp	Eddie Hung	2019-09-10	1	-1/+1
\| \| \| \| \|
\| * \| \| \|	Remove "opt_expr -fine" call	Eddie Hung	2019-09-10	1	-1/+0
\| \| \| \| \|
\| * \| \| \|	Set USE_MULT and USE_SIMD	Eddie Hung	2019-09-09	1	-1/+3
\| \| \| \| \|
\| * \| \| \|	Merge remote-tracking branch 'origin/master' into xc7dsp	Eddie Hung	2019-09-05	20	-91/+531
\| \|\ \ \ \
\| * \ \ \ \	Merge remote-tracking branch 'origin/master' into xc7dsp	Eddie Hung	2019-09-04	2	-7/+8
\| \|\ \ \ \ \
\| * \ \ \ \ \	Merge remote-tracking branch 'origin/master' into xc7dsp	Eddie Hung	2019-08-30	8	-120/+170
\| \|\ \ \ \ \ \
\| * \ \ \ \ \ \	Merge branch 'xc7dsp' of github.com:YosysHQ/yosys into xc7dsp	Eddie Hung	2019-08-30	34	-384/+1864
\| \|\ \ \ \ \ \ \
\| \| * \ \ \ \ \ \	Merge branch 'master' into xc7dsp	David Shah	2019-08-30	44	-564/+1942
\| \| \|\ \ \ \ \ \ \
\| * \| \ \ \ \ \ \ \	Merge remote-tracking branch 'origin/master' into xc7dsp	Eddie Hung	2019-08-20	14	-200/+97
\| \|\ \ \ \ \ \ \ \ \
\| * \ \ \ \ \ \ \ \ \	Merge branch 'xc7dsp' of github.com:YosysHQ/yosys into xc7dsp	Eddie Hung	2019-08-15	1	-1/+5
\| \|\ \ \ \ \ \ \ \ \ \ \| \| \| \|/ / / / / / / / \| \| \|/\| \| \| \| \| \| \| \|
\| \| * \| \| \| \| \| \| \| \|	xilinx: Rework labels for faster Verilator testing	David Shah	2019-08-13	1	-1/+5
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Signed-off-by: David Shah <dave@ds0.me>
\| * \| \| \| \| \| \| \| \| \|	Only swap ports if $mul and not $__mul	Eddie Hung	2019-08-13	1	-1/+1
\| \| \| \| \| \| \| \| \| \| \|
\| * \| \| \| \| \| \| \| \| \|	Add assign PCOUT = P to DSP48E1	Eddie Hung	2019-08-13	1	-0/+2
\| \| \| \| \| \| \| \| \| \| \|
\| * \| \| \| \| \| \| \| \| \|	Add DSP_A_MAXWIDTH_PARTIAL, refactor	Eddie Hung	2019-08-13	2	-145/+111
\| \|/ / / / / / / / /
\| * \| \| \| \| \| \| \| \|	Merge remote-tracking branch 'origin/master' into xc7dsp	Eddie Hung	2019-08-12	6	-28/+50
\| \|\ \ \ \ \ \ \ \ \
\| * \| \| \| \| \| \| \| \| \|	Add wreduce to synth_ice40 -dsp as well	Eddie Hung	2019-08-09	1	-0/+1
\| \| \| \| \| \| \| \| \| \| \|
\| * \| \| \| \| \| \| \| \| \|	Pack partial-product adder DSP48E1 packing	Eddie Hung	2019-08-09	1	-0/+2
\| \| \| \| \| \| \| \| \| \| \|
\| * \| \| \| \| \| \| \| \| \|	Remove signed from ports in +/xilinx/dsp_map.v	Eddie Hung	2019-08-08	1	-1/+1
\| \| \| \| \| \| \| \| \| \| \|
\| * \| \| \| \| \| \| \| \| \|	Rework ice40_dsp to map to SB_MAC16 earlier, and check before packing	Eddie Hung	2019-08-08	3	-1/+36
\| \| \| \| \| \| \| \| \| \| \|
\| * \| \| \| \| \| \| \| \| \|	Combine techmap calls	Eddie Hung	2019-08-08	1	-2/+1
\| \| \| \| \| \| \| \| \| \| \|
\| * \| \| \| \| \| \| \| \| \|	Move xilinx_dsp to before alumacc	Eddie Hung	2019-08-08	1	-6/+4
\| \| \| \| \| \| \| \| \| \| \|
\| * \| \| \| \| \| \| \| \| \|	INMODE is 5 bits	Eddie Hung	2019-08-08	1	-1/+1
\| \| \| \| \| \| \| \| \| \| \|
\| * \| \| \| \| \| \| \| \| \|	Fix copy-pasta typo	Eddie Hung	2019-08-08	1	-2/+2
\| \| \| \| \| \| \| \| \| \| \|
\| * \| \| \| \| \| \| \| \| \|	ecp5: Replace '-dsp' with inverse logic '-nodsp' to match synth_xilinx	David Shah	2019-08-08	1	-11/+11
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Signed-off-by: David Shah <dave@ds0.me>
\| * \| \| \| \| \| \| \| \| \|	ecp5: Bring up to date with mul2dsp changes	David Shah	2019-08-08	2	-2/+10
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Signed-off-by: David Shah <dave@ds0.me>
\| * \| \| \| \| \| \| \| \| \|	Merge branch 'xc7dsp' of github.com:YosysHQ/yosys into xc7dsp	David Shah	2019-08-08	7	-125/+278
\| \|\ \ \ \ \ \ \ \ \ \
\| \| * \| \| \| \| \| \| \| \| \|	Run "opt_expr -fine" instead of "wreduce" due to #1213	Eddie Hung	2019-08-07	1	-2/+1
\| \| \| \| \| \| \| \| \| \| \| \|
\| \| * \| \| \| \| \| \| \| \| \|	Merge remote-tracking branch 'origin/master' into xc7dsp	Eddie Hung	2019-08-07	6	-123/+277
\| \| \|\ \ \ \ \ \ \ \ \ \
\| * \| \| \| \| \| \| \| \| \| \| \|	DSP48E1 sim model: add SIMD tests	David Shah	2019-08-08	3	-3/+113
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Signed-off-by: David Shah <dave@ds0.me>
\| * \| \| \| \| \| \| \| \| \| \| \|	DSP48E1 model: test CE inputs	David Shah	2019-08-08	2	-7/+17
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Signed-off-by: David Shah <dave@ds0.me>
\| * \| \| \| \| \| \| \| \| \| \| \|	DSP48E1 sim model: fix seq tests and add preadder tests	David Shah	2019-08-08	2	-6/+91
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Signed-off-by: David Shah <dave@ds0.me>
\| * \| \| \| \| \| \| \| \| \| \| \|	DSP48E1 sim model: seq test working	David Shah	2019-08-08	3	-16/+60
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Signed-off-by: David Shah <dave@ds0.me>
\| * \| \| \| \| \| \| \| \| \| \| \|	DSP48E1 sim model: Comb, no pre-adder, mode working	David Shah	2019-08-08	2	-8/+13
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Signed-off-by: David Shah <dave@ds0.me>
\| * \| \| \| \| \| \| \| \| \| \| \|	[wip] sim model testing	David Shah	2019-08-08	4	-15/+77
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Signed-off-by: David Shah <dave@ds0.me>
\| * \| \| \| \| \| \| \| \| \| \| \|	[wip] sim model testing	David Shah	2019-08-08	3	-40/+360
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Signed-off-by: David Shah <dave@ds0.me>
\| * \| \| \| \| \| \| \| \| \| \| \|	[wip] DSP48E1 sim model improvements	David Shah	2019-08-07	1	-6/+82
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Signed-off-by: David Shah <dave@ds0.me>