iCE40/yosys - [no description]

	Commit message (Collapse)	Author	Age	Files	Lines
...
* \| \| \|	Merge pull request #1019 from YosysHQ/clifford/fix1016	Clifford Wolf	2019-05-22	2	-3/+13
\|\ \ \ \ \| \| \| \| \| \| \| \| \| \|	Add "wreduce -keepdc"
\| * \| \| \|	Add "wreduce -keepdc", fixes #1016	Clifford Wolf	2019-05-20	2	-3/+13
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Signed-off-by: Clifford Wolf <clifford@clifford.at>
* \| \| \| \|	Merge pull request #1021 from ucb-bar/fixfirrtl_shr,neg	Clifford Wolf	2019-05-22	1	-3/+7
\|\ \ \ \ \ \| \|_\|/ / / \|/\| \| \| \|	Fix static shift operands, neg result type, minor formatting
\| * \| \| \|	Fix static shift operands, neg result type, minor formatting	Jim Lawson	2019-05-21	1	-3/+7
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Static shift operands must be constants. The result of FIRRTL's neg operator is signed. Fix poor indentation for gen_read().
\| * \| \| \|	Merge remote-tracking branch 'upstream/master'	Jim Lawson	2019-05-21	66	-629/+2298
\| \|\\| \| \|
\| * \| \| \|	Merge remote-tracking branch 'upstream/master'	Jim Lawson	2019-05-02	5	-60/+66
\| \|\ \ \ \
\| * \ \ \ \	Merge remote-tracking branch 'upstream/master'	Jim Lawson	2019-05-01	6	-5/+68
\| \|\ \ \ \ \
\| * \ \ \ \ \	Merge remote-tracking branch 'upstream/master'	Jim Lawson	2019-04-30	91	-445/+5146
\| \|\ \ \ \ \ \
\| * \ \ \ \ \ \	Merge remote-tracking branch 'upstream/master'	Jim Lawson	2019-04-09	8	-7/+76
\| \|\ \ \ \ \ \ \
\| * \ \ \ \ \ \ \	Merge remote-tracking branch 'upstream/master'	Jim Lawson	2019-04-03	3	-30/+203
\| \|\ \ \ \ \ \ \ \
\| * \ \ \ \ \ \ \ \	Merge remote-tracking branch 'upstream/master'	Jim Lawson	2019-04-01	120	-600/+5502
\| \|\ \ \ \ \ \ \ \ \
\| * \ \ \ \ \ \ \ \ \	Merge remote-tracking branch 'upstream/master'	Jim Lawson	2019-03-04	12	-28/+124
\| \|\ \ \ \ \ \ \ \ \ \
\| * \ \ \ \ \ \ \ \ \ \	Merge remote-tracking branch 'upstream/master'	Jim Lawson	2019-03-01	31	-105/+622
\| \|\ \ \ \ \ \ \ \ \ \ \
\| * \ \ \ \ \ \ \ \ \ \ \	Merge remote-tracking branch 'upstream/master'	Jim Lawson	2019-02-25	39	-222/+2479
\| \|\ \ \ \ \ \ \ \ \ \ \ \
\| * \ \ \ \ \ \ \ \ \ \ \ \	Merge remote-tracking branch 'upstream/master'	Jim Lawson	2019-02-15	3	-44/+47
\| \|\ \ \ \ \ \ \ \ \ \ \ \ \
\| * \ \ \ \ \ \ \ \ \ \ \ \ \	Merge remote-tracking branch 'upstream/master'	Jim Lawson	2019-02-11	109	-413/+3479
\| \|\ \ \ \ \ \ \ \ \ \ \ \ \ \
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Fix botched merge in CHANGELOG	Jim Lawson	2018-12-18	1	-1/+0
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Merge remote-tracking branch 'upstream/master'	Jim Lawson	2018-12-18	128	-636/+8336
\| \|\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	# Conflicts: # CHANGELOG # frontends/verific/verific.cc # frontends/verilog/verilog_parser.y
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Improve Verific importer blackbox handling	Clifford Wolf	2018-10-08	1	-2/+14
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Signed-off-by: Clifford Wolf <clifford@clifford.at>
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Add "write_edif -attrprop"	Clifford Wolf	2018-10-08	1	-11/+28
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Signed-off-by: Clifford Wolf <clifford@clifford.at>
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Fix compiler warning in verific.cc	Clifford Wolf	2018-10-08	1	-0/+2
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Signed-off-by: Clifford Wolf <clifford@clifford.at>
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Fix misspelling in issue_template.md	Tim Ansell	2018-10-08	1	-1/+1
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	It's been bugging me :-P
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Fix IdString M in setup_stdcells()	Adrian Wheeldon	2018-10-08	1	-1/+1
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Add inout ports to cells_xtra.v	Clifford Wolf	2018-10-08	2	-2/+14
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Signed-off-by: Clifford Wolf <clifford@clifford.at>
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	xilinx: Adding missing inout IO port to IOBUF	Tim Ansell	2018-10-08	1	-0/+1
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Fix for issue 594.	Tom Verbeure	2018-10-08	1	-1/+2
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Add read_verilog $changed support	Dan Gisselquist	2018-10-08	1	-1/+4
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Signed-off-by: Clifford Wolf <clifford@clifford.at>
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	ecp5: Don't map ROMs to DRAM	David Shah	2018-10-08	1	-0/+1
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Signed-off-by: David Shah <davey1576@gmail.com>
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Fix handling of $past 2nd argument in read_verilog	Clifford Wolf	2018-10-08	1	-1/+1
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Signed-off-by: Clifford Wolf <clifford@clifford.at>
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Update to v2 YosysVS template	Clifford Wolf	2018-10-08	1	-4/+4
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Signed-off-by: Clifford Wolf <clifford@clifford.at>
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Add "read_verilog -noassert -noassume -assert-assumes"	Clifford Wolf	2018-10-08	3	-6/+49
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Signed-off-by: Clifford Wolf <clifford@clifford.at>
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Added support for ommited "parameter" in Verilog-2001 style parameter decl ↵	Clifford Wolf	2018-10-08	1	-3/+9
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	in SV mode Signed-off-by: Clifford Wolf <clifford@clifford.at>
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Update CHANGELOG	Clifford Wolf	2018-10-08	1	-2/+35
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Signed-off-by: Clifford Wolf <clifford@clifford.at>
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	added prefix to FDirection constants, fixing windows build	Miodrag Milanovic	2018-10-08	1	-11/+11
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Update CHANGLELOG	Clifford Wolf	2018-10-08	1	-5/+27
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Signed-off-by: Clifford Wolf <clifford@clifford.at>
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Update Changelog	Clifford Wolf	2018-10-08	1	-1/+54
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Signed-off-by: Clifford Wolf <clifford@clifford.at>
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Fix Cygwin build and document needed packages	Miodrag Milanovic	2018-10-08	3	-1/+14
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Fixed typo in "verilog_write" help message	acw1251	2018-10-08	2	-5/+5
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Merge remote-tracking branch 'upstream/master'	Jim Lawson	2018-09-17	11	-14/+78
\| \|\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \
\| * \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \	Merge pull request #4 from YosysHQ/master	Jim Lawson	2018-08-28	3	-23/+112
\| \|\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	merge with YosysHQ master
* \| \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \	Merge pull request #1024 from YosysHQ/eddie/fix_Wmissing_braces	Eddie Hung	2019-05-21	1	-5/+9
\|\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \| \|_\|_\|_\|_\|_\|_\|_\|_\|_\|_\|_\|_\|_\|_\|_\|/ / / \|/\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Rename label	Eddie Hung	2019-05-21	1	-6/+5
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Try again	Eddie Hung	2019-05-21	1	-4/+10
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Fix warning	Eddie Hung	2019-05-21	1	-3/+2
\|/ / / / / / / / / / / / / / / / / /
* \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Merge pull request #1017 from Kmanfi/bigger_verilog_files	Clifford Wolf	2019-05-18	1	-1/+1
\|\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Read bigger Verilog files.
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Read bigger Verilog files.	Kaj Tuomi	2019-05-18	1	-1/+1
\|/ / / / / / / / / / / / / / / / / / \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Hit parser limit with 3M gate design. This commit fix it.
* \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Merge pull request #1013 from antmicro/parameter_attributes	Clifford Wolf	2019-05-16	3	-2/+24
\|\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Support for attributes on parameters and localparams for Verilog frontend
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Added tests for Verilog frontent for attributes on parameters and localparams	Maciej Kurc	2019-05-16	2	-0/+22
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Signed-off-by: Maciej Kurc <mkurc@antmicro.com>
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Added support for parsing attributes on parameters in Verilog frontent. ↵	Maciej Kurc	2019-05-16	1	-2/+2
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Content of those attributes is ignored. Signed-off-by: Maciej Kurc <mkurc@antmicro.com>
* \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Merge pull request #1012 from YosysHQ/clifford/sigspecrw	Clifford Wolf	2019-05-15	3	-17/+92
\|\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Another rounds of opt_clean improvements