1 2 3 4 5 6 7 8
module tristate (en, i, o); input en; input i; output reg o; always @(en or i) o <= (en)? i : 1'bZ; endmodule