iCE40/yosys - [no description]

	Commit message (Expand)	Author	Age	Files	Lines
...
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	DSP48E1 sim model: fix seq tests and add preadder tests	David Shah	2019-08-08	2	-6/+91
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	DSP48E1 sim model: seq test working	David Shah	2019-08-08	3	-16/+60
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	DSP48E1 sim model: Comb, no pre-adder, mode working	David Shah	2019-08-08	2	-8/+13
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	[wip] sim model testing	David Shah	2019-08-08	4	-15/+77
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	[wip] sim model testing	David Shah	2019-08-08	3	-40/+360
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	[wip] DSP48E1 sim model improvements	David Shah	2019-08-07	1	-6/+82
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	[wip] DSP48E1 sim model improvements	David Shah	2019-08-06	1	-23/+120
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	[wip] DSP48E1 sim model improvements	David Shah	2019-08-06	1	-8/+75
\| \|/ / / / / / / / / / / / / / / / / / / / / / / / / / / / /
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Add comment about supporting $dffe in ice40_dsp	Eddie Hung	2019-08-01	1	-0/+1
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Pack P register properly	Eddie Hung	2019-08-01	1	-2/+4
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Trim Y_WIDTH	Eddie Hung	2019-08-01	1	-5/+3
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Add DSP_SIGNEDONLY back	Eddie Hung	2019-08-01	1	-0/+16
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	DSP_MINWIDTH -> DSP_{A,B,Y}_MINWIDTH	Eddie Hung	2019-08-01	2	-5/+12
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Change $__softmul back to $mul	Eddie Hung	2019-08-01	1	-0/+1
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Cope with sign extension in mul2dsp	Eddie Hung	2019-08-01	2	-14/+14
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Revert "Do not do sign extension in techmap; let packer do it"	Eddie Hung	2019-08-01	1	-5/+14
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Merge remote-tracking branch 'origin/master' into xc7dsp	Eddie Hung	2019-08-01	25	-86/+219
\| \|\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Fix B_WIDTH > DSP_B_MAXWIDTH case	Eddie Hung	2019-08-01	1	-32/+14
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	CO is sign extension only if signed multiplier	Eddie Hung	2019-08-01	1	-1/+6
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Fix typo	Eddie Hung	2019-08-01	1	-1/+1
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Do not compute sign bit if result is zero	Eddie Hung	2019-07-31	1	-1/+2
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	For signed multipliers, compute sign bit separately...	Eddie Hung	2019-07-31	1	-23/+42
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Restore old CO behaviour	Eddie Hung	2019-07-31	1	-6/+7
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Helper: SigSpec::operator[] to accept negative indices	Eddie Hung	2019-07-31	1	-2/+2
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Fix spacing	Eddie Hung	2019-07-26	1	-3/+3
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Update test_autotb doc to reflect default value of zero	Eddie Hung	2019-07-26	1	-1/+3
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Add doc for "test_autotb -seed" option	Eddie Hung	2019-07-26	1	-0/+3
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Pop the CO bit from O	Eddie Hung	2019-07-26	1	-1/+3
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Allow adders/accumulators with 33 bits using CO output	Eddie Hung	2019-07-26	1	-3/+8
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Add copyright header, comment on cascade	Eddie Hung	2019-07-24	1	-4/+34
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Eliminate warnings by sizing O correctly	Eddie Hung	2019-07-23	1	-1/+5
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Typo for Y_WIDTH	Eddie Hung	2019-07-23	1	-1/+1
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Fix muxAB logic	Eddie Hung	2019-07-23	1	-3/+2
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Remove debug print	Eddie Hung	2019-07-23	1	-1/+1
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Simplify and fix for MACs	Eddie Hung	2019-07-23	2	-56/+38
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Fix typo	Eddie Hung	2019-07-23	1	-13/+21
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Fix spacing	Eddie Hung	2019-07-22	1	-2/+2
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Remove debug	Eddie Hung	2019-07-22	1	-1/+0
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Pack hi and lo registers separately	Eddie Hung	2019-07-22	2	-39/+70
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	SigSpec::extract() to return as many bits as poss if out of bounds	Eddie Hung	2019-07-22	1	-1/+7
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Rename according to vendor doc TN1295	Eddie Hung	2019-07-22	3	-55/+56
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Pack Y register	Eddie Hung	2019-07-22	2	-22/+38
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	opt and wreduce necessary for -dsp	Eddie Hung	2019-07-22	1	-2/+4
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Pack adders not just accumulators	Eddie Hung	2019-07-22	2	-16/+33
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Use minimum sized width wires	Eddie Hung	2019-07-22	1	-7/+13
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Restore old ffY behaviour	Eddie Hung	2019-07-19	1	-16/+5
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Cleanup	Eddie Hung	2019-07-19	1	-5/+5
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Indirection via $__soft_mul	Eddie Hung	2019-07-19	2	-9/+10
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Do not do sign extension in techmap; let packer do it	Eddie Hung	2019-07-19	1	-14/+5
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Merge remote-tracking branch 'origin/eddie/wreduce_add' into ice40dsp	Eddie Hung	2019-07-19	3	-5/+29
\| \|\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \