1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18
module addbit ( a, b, ci, sum, co); input a; input b; input ci; output sum; output co; wire a; wire b; wire ci; wire sum; wire co; endmodule