asicworld « tests - iCE40/yosys

Mode	Name	Size
-rw-r--r--	.gitignore	12	log stats plain
-rw-r--r--	README	59	log stats plain
-rw-r--r--	code_hdl_models_GrayCounter.v	1163	log stats plain
-rw-r--r--	code_hdl_models_arbiter.v	3812	log stats plain
-rw-r--r--	code_hdl_models_arbiter_tb.v	1024	log stats plain
-rw-r--r--	code_hdl_models_cam.v	1727	log stats plain
-rw-r--r--	code_hdl_models_clk_div.v	986	log stats plain
-rw-r--r--	code_hdl_models_clk_div_45.v	1437	log stats plain
-rw-r--r--	code_hdl_models_d_ff_gates.v	349	log stats plain
-rw-r--r--	code_hdl_models_d_latch_gates.v	182	log stats plain
-rw-r--r--	code_hdl_models_decoder_2to4_gates.v	203	log stats plain
-rw-r--r--	code_hdl_models_decoder_using_assign.v	582	log stats plain
-rw-r--r--	code_hdl_models_decoder_using_case.v	1214	log stats plain
-rw-r--r--	code_hdl_models_dff_async_reset.v	733	log stats plain
-rw-r--r--	code_hdl_models_dff_sync_reset.v	711	log stats plain
-rw-r--r--	code_hdl_models_encoder_4to2_gates.v	130	log stats plain
-rw-r--r--	code_hdl_models_encoder_using_case.v	1145	log stats plain
-rw-r--r--	code_hdl_models_encoder_using_if.v	1780	log stats plain
-rw-r--r--	code_hdl_models_full_adder_gates.v	495	log stats plain
-rw-r--r--	code_hdl_models_full_subtracter_gates.v	575	log stats plain
-rw-r--r--	code_hdl_models_gray_counter.v	999	log stats plain
-rw-r--r--	code_hdl_models_half_adder_gates.v	378	log stats plain
-rw-r--r--	code_hdl_models_lfsr.v	965	log stats plain
-rw-r--r--	code_hdl_models_lfsr_updown.v	790	log stats plain
-rw-r--r--	code_hdl_models_mux_2to1_gates.v	456	log stats plain
-rw-r--r--	code_hdl_models_mux_using_assign.v	698	log stats plain
-rw-r--r--	code_hdl_models_mux_using_case.v	775	log stats plain
-rw-r--r--	code_hdl_models_mux_using_if.v	783	log stats plain
-rw-r--r--	code_hdl_models_one_hot_cnt.v	813	log stats plain
-rw-r--r--	code_hdl_models_parallel_crc.v	1675	log stats plain
-rw-r--r--	code_hdl_models_parity_using_assign.v	644	log stats plain
-rw-r--r--	code_hdl_models_parity_using_bitwise.v	457	log stats plain
-rw-r--r--	code_hdl_models_parity_using_function.v	731	log stats plain
-rw-r--r--	code_hdl_models_pri_encoder_using_assign.v	1350	log stats plain
-rw-r--r--	code_hdl_models_rom_using_case.v	890	log stats plain
-rw-r--r--	code_hdl_models_serial_crc.v	1297	log stats plain
-rw-r--r--	code_hdl_models_tff_async_reset.v	733	log stats plain
-rw-r--r--	code_hdl_models_tff_sync_reset.v	712	log stats plain
-rw-r--r--	code_hdl_models_uart.v	3829	log stats plain
-rw-r--r--	code_hdl_models_up_counter.v	718	log stats plain
-rw-r--r--	code_hdl_models_up_counter_load.v	891	log stats plain
-rw-r--r--	code_hdl_models_up_down_counter.v	804	log stats plain
-rw-r--r--	code_specman_switch_fabric.v	2281	log stats plain
-rw-r--r--	code_tidbits_asyn_reset.v	285	log stats plain
-rw-r--r--	code_tidbits_blocking.v	158	log stats plain
-rw-r--r--	code_tidbits_fsm_using_always.v	2715	log stats plain
-rw-r--r--	code_tidbits_fsm_using_function.v	2874	log stats plain
-rw-r--r--	code_tidbits_fsm_using_single_always.v	2025	log stats plain
-rw-r--r--	code_tidbits_nonblocking.v	165	log stats plain
-rw-r--r--	code_tidbits_reg_combo_example.v	134	log stats plain
-rw-r--r--	code_tidbits_reg_seq_example.v	217	log stats plain
-rw-r--r--	code_tidbits_syn_reset.v	262	log stats plain
-rw-r--r--	code_tidbits_wire_example.v	106	log stats plain
-rw-r--r--	code_verilog_tutorial_addbit.v	382	log stats plain
-rw-r--r--	code_verilog_tutorial_always_example.v	175	log stats plain
-rw-r--r--	code_verilog_tutorial_bus_con.v	141	log stats plain
-rw-r--r--	code_verilog_tutorial_comment.v	364	log stats plain
-rw-r--r--	code_verilog_tutorial_counter.v	502	log stats plain
-rw-r--r--	code_verilog_tutorial_counter_tb.v	2547	log stats plain
-rw-r--r--	code_verilog_tutorial_d_ff.v	185	log stats plain
-rw-r--r--	code_verilog_tutorial_decoder.v	387	log stats plain
-rw-r--r--	code_verilog_tutorial_decoder_always.v	389	log stats plain
-rw-r--r--	code_verilog_tutorial_escape_id.v	259	log stats plain
-rw-r--r--	code_verilog_tutorial_explicit.v	472	log stats plain
-rw-r--r--	code_verilog_tutorial_first_counter.v	1640	log stats plain
-rw-r--r--	code_verilog_tutorial_first_counter_tb.v	814	log stats plain
-rw-r--r--	code_verilog_tutorial_flip_flop.v	205	log stats plain
-rw-r--r--	code_verilog_tutorial_fsm_full.v	2994	log stats plain
-rw-r--r--	code_verilog_tutorial_fsm_full_tb.v	1187	log stats plain
-rw-r--r--	code_verilog_tutorial_good_code.v	345	log stats plain
-rw-r--r--	code_verilog_tutorial_if_else.v	146	log stats plain
-rw-r--r--	code_verilog_tutorial_multiply.v	161	log stats plain
-rw-r--r--	code_verilog_tutorial_mux_21.v	150	log stats plain
-rw-r--r--	code_verilog_tutorial_n_out_primitive.v	290	log stats plain
-rw-r--r--	code_verilog_tutorial_parallel_if.v	473	log stats plain
-rw-r--r--	code_verilog_tutorial_parity.v	944	log stats plain
-rw-r--r--	code_verilog_tutorial_simple_function.v	132	log stats plain
-rw-r--r--	code_verilog_tutorial_simple_if.v	126	log stats plain
-rw-r--r--	code_verilog_tutorial_task_global.v	143	log stats plain
-rw-r--r--	code_verilog_tutorial_tri_buf.v	126	log stats plain
-rw-r--r--	code_verilog_tutorial_v2k_reg.v	520	log stats plain
-rw-r--r--	code_verilog_tutorial_which_clock.v	154	log stats plain
-rwxr-xr-x	run-test.sh	311	log stats plain
-rw-r--r--	xfirrtl	1625	log stats plain