diff options
| author | David Shah <dave@ds0.me> | 2018-10-16 12:48:39 +0100 |
|---|---|---|
| committer | David Shah <dave@ds0.me> | 2018-10-16 12:48:39 +0100 |
| commit | df4bfa0ad69c1c4ba75222616d02dae3d1abe5de (patch) | |
| tree | dd9c7036c6f23bdd131929cf47ffc5f59b2ec98e /techlibs/ecp5/brams_map.v | |
| parent | 812538a036f380b613d1cd3fe2f182e376150d16 (diff) | |
| download | yosys-df4bfa0ad69c1c4ba75222616d02dae3d1abe5de.tar.gz yosys-df4bfa0ad69c1c4ba75222616d02dae3d1abe5de.tar.bz2 yosys-df4bfa0ad69c1c4ba75222616d02dae3d1abe5de.zip | |
ecp5: Disable LSR inversion
Signed-off-by: David Shah <dave@ds0.me>
Diffstat (limited to 'techlibs/ecp5/brams_map.v')
| -rw-r--r-- | techlibs/ecp5/brams_map.v | 10 |
1 files changed, 5 insertions, 5 deletions
diff --git a/techlibs/ecp5/brams_map.v b/techlibs/ecp5/brams_map.v index 7f40f8458..b2c136863 100644 --- a/techlibs/ecp5/brams_map.v +++ b/techlibs/ecp5/brams_map.v @@ -38,7 +38,7 @@ module \$__ECP5_DP16KD (CLK2, CLK3, A1ADDR, A1DATA, A1EN, B1ADDR, B1DATA, B1EN); `include "bram_conn_1.vh" .CLKA(CLK2), .CLKB(CLK3), .WEA(|A1EN), .CEA(1'b1), .OCEA(1'b1), - .WEB(1'b0), .CEB(1'b1), .OCEB(B1EN), + .WEB(1'b0), .CEB(B1EN), .OCEB(1'b1), .RSTA(1'b0), .RSTB(1'b0) ); end else if (CFG_DBITS == 2) begin @@ -55,7 +55,7 @@ module \$__ECP5_DP16KD (CLK2, CLK3, A1ADDR, A1DATA, A1EN, B1ADDR, B1DATA, B1EN); `include "bram_conn_2.vh" .CLKA(CLK2), .CLKB(CLK3), .WEA(|A1EN), .CEA(1'b1), .OCEA(1'b1), - .WEB(1'b0), .CEB(1'b1), .OCEB(B1EN), + .WEB(1'b0), .CEB(B1EN), .OCEB(1'b1), .RSTA(1'b0), .RSTB(1'b0) ); end else if (CFG_DBITS <= 4) begin @@ -72,7 +72,7 @@ module \$__ECP5_DP16KD (CLK2, CLK3, A1ADDR, A1DATA, A1EN, B1ADDR, B1DATA, B1EN); `include "bram_conn_4.vh" .CLKA(CLK2), .CLKB(CLK3), .WEA(|A1EN), .CEA(1'b1), .OCEA(1'b1), - .WEB(1'b0), .CEB(1'b1), .OCEB(B1EN), + .WEB(1'b0), .CEB(B1EN), .OCEB(1'b1), .RSTA(1'b0), .RSTB(1'b0) ); end else if (CFG_DBITS <= 9) begin @@ -89,7 +89,7 @@ module \$__ECP5_DP16KD (CLK2, CLK3, A1ADDR, A1DATA, A1EN, B1ADDR, B1DATA, B1EN); `include "bram_conn_9.vh" .CLKA(CLK2), .CLKB(CLK3), .WEA(|A1EN), .CEA(1'b1), .OCEA(1'b1), - .WEB(1'b0), .CEB(1'b1), .OCEB(B1EN), + .WEB(1'b0), .CEB(B1EN), .OCEB(1'b1), .RSTA(1'b0), .RSTB(1'b0) ); end else if (CFG_DBITS <= 18) begin @@ -106,7 +106,7 @@ module \$__ECP5_DP16KD (CLK2, CLK3, A1ADDR, A1DATA, A1EN, B1ADDR, B1DATA, B1EN); `include "bram_conn_18.vh" .CLKA(CLK2), .CLKB(CLK3), .WEA(|A1EN), .CEA(1'b1), .OCEA(1'b1), - .WEB(1'b0), .CEB(1'b1), .OCEB(B1EN), + .WEB(1'b0), .CEB(B1EN), .OCEB(1'b1), .RSTA(1'b0), .RSTB(1'b0) ); end else begin |