testsuite/gna/bug0122/tab1.vhdl


1
2
3
4
5
6
7
8
9
10

entity tab1 is
  port (
    p__1 : bit;
    abcd__2 : bit;
    bad_ : bit;
	ontab_ : bit;
        notab_ : bit;
    _err : bit;
    num : integer := 1_2_);
end tab1;