//----------------------------------------------------- // This is simple parity Program // Design Name : parity // File Name : parity.v // Function : This program shows how a verilog // primitive/module port connection are done // Coder : Deepak //----------------------------------------------------- module parity ( a , // First input b , // Second input c , // Third Input d , // Fourth Input y // Parity output ); // Input Declaration input a ; input b ; input c ; input d ; // Ouput Declaration output y ; // port data types wire a ; wire b ; wire c ; wire d ; wire y ; // Internal variables wire out_0 ; wire out_1 ; // Code starts Here xor u0 (out_0,a,b); xor u1 (out_1,c,d); xor u2 (y,out_0,out_1); endmodule // End Of Module parity onchange='this.form.submit();'> upstream openwrtJames
aboutsummaryrefslogtreecommitdiffstats
path: root/target/linux/iop32x/config-3.3
blob: 6adc702d5ffc4fb47bd5475e65d2834fe6aecf60 (plain) 
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
145
146
147