iCE40/yosys - [no description]

	Commit message (Expand)	Author	Age	Files	Lines
...
\| \| \| \| \| \| \| \| \| \| \| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Add constant expression attribute to test	Eddie Hung	2019-08-29	1	-0/+1
\| \| \| \| \| \| \| \| \| \| \| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Remove newline	Eddie Hung	2019-08-29	1	-1/+0
\| \| \| \| \| \| \| \| \| \| \| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Restore non-deferred code, deferred case to ignore non constant attr	Eddie Hung	2019-08-29	1	-5/+12
\| \| \| \| \| \| \| \| \| \| \| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	-auto-top should check $abstract (deferred) modules with (* top *)	Eddie Hung	2019-08-28	1	-0/+31
\| \| \| \| \| \| \| \| \| \| \| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	read_verilog -defer should still populate module attributes	Eddie Hung	2019-08-28	1	-5/+6
\| \| \| \| \| \| \| \| \| \| \| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Add failing test	Eddie Hung	2019-08-28	1	-0/+18
\| \|_\|_\|_\|_\|_\|_\|_\|_\|_\|/ / / / / / / / / / / / / / / / / / \|/\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|
* \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Merge pull request #1334 from YosysHQ/clifford/async2synclatch	Eddie Hung	2019-08-28	1	-1/+36
\|\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \| \| \|_\|_\|_\|_\|_\|_\|_\|_\|/ / / / / / / / / / / / / / / / / / \| \|/\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Add $dlatch support to async2sync	Clifford Wolf	2019-08-28	1	-1/+36
* \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Add (* clkbuf_sink *) to SRLC16E, reorder ports to match vendor	Eddie Hung	2019-08-28	1	-3/+8
\| \|_\|_\|_\|_\|_\|_\|_\|/ / / / / / / / / / / / / / / / / / / \|/\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|
* \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Merge pull request #1332 from YosysHQ/dave/ecp5gsr	David Shah	2019-08-28	6	-54/+212
\|\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	ecp5: Add GSR support	David Shah	2019-08-27	6	-54/+212
* \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Merge pull request #1335 from YosysHQ/clifford/paramap	Clifford Wolf	2019-08-28	1	-68/+119
\|\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \| \|_\|/ / / / / / / / / / / / / / / / / / / / / / / / / / \|/\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Fix typo	Clifford Wolf	2019-08-28	1	-2/+2
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Add "paramap" pass	Clifford Wolf	2019-08-28	1	-67/+118
\|/ / / / / / / / / / / / / / / / / / / / / / / / / / /
* \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Merge pull request #1325 from YosysHQ/eddie/sat_init	Clifford Wolf	2019-08-28	2	-2/+8
\|\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Ignore all 1'bx in (* init *)	Eddie Hung	2019-08-27	1	-3/+1
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Revert to using clean	Eddie Hung	2019-08-27	1	-1/+1
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Wire with init on FF part, 1'bx on non-FF part	Eddie Hung	2019-08-24	1	-1/+3
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Blocking assignment	Eddie Hung	2019-08-23	1	-1/+1
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	In sat: 'x' in init attr should not override constant	Eddie Hung	2019-08-22	3	-1/+7
* \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	xilinx: Add SRLC16E primitive.	Marcin Kościelnicki	2019-08-27	1	-1/+21
* \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Merge pull request #1292 from YosysHQ/mwk/xilinx_bufgmap	Eddie Hung	2019-08-27	16	-223/+1075
\|\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \| \|_\|/ / / / / / / / / / / / / / / / / / / / / / / / / / \|/\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	improve clkbuf_inhibit propagation upwards through hierarchy	Marcin Kościelnicki	2019-08-27	2	-6/+45
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Improve tests to check that clkbuf is connected to expected	Eddie Hung	2019-08-26	1	-6/+21
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Merge branch 'master' into mwk/xilinx_bufgmap	Eddie Hung	2019-08-26	8	-60/+405
\| \|\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \| \| \| \|_\|_\|_\|_\|_\|_\|/ / / / / / / / / / / / / / / / / / / \| \| \|/\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Merge branch 'master' into mwk/xilinx_bufgmap	Eddie Hung	2019-08-23	1	-1/+1
\| \|\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \| \| \| \|_\|_\|_\|_\|_\|/ / / / / / / / / / / / / / / / / / / / \| \| \|/\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Merge branch 'master' into mwk/xilinx_bufgmap	Eddie Hung	2019-08-23	3	-18/+36
\| \|\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Check clkbuf_inhibit=1 is ignored for custom selection	Eddie Hung	2019-08-23	1	-0/+1
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	clkbufmap to only check clkbuf_inhibit if no selection given	Eddie Hung	2019-08-23	1	-5/+18
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Add simple clkbufmap tests	Eddie Hung	2019-08-23	1	-0/+52
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	tests/techmap/run-test.sh to cope with *.ys	Eddie Hung	2019-08-23	2	-7/+18
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Mention clkbuf_inhibit can be overridden	Eddie Hung	2019-08-23	1	-7/+8
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Review comment from @cliffordwolf	Eddie Hung	2019-08-23	1	-1/+2
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Merge remote-tracking branch 'origin/master' into mwk/xilinx_bufgmap	Eddie Hung	2019-08-23	146	-1486/+4373
\| \|\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \
\| * \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \	Merge remote-tracking branch 'origin/master' into mwk/xilinx_bufgmap	Eddie Hung	2019-08-16	57	-3403/+3432
\| \|\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	README updates	Marcin Kościelnicki	2019-08-13	1	-0/+14
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	move attributes to wires	Marcin Kościelnicki	2019-08-13	8	-311/+546
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	minor review fixes	Marcin Kościelnicki	2019-08-13	2	-3/+5
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	review fixes	Marcin Kościelnicki	2019-08-13	4	-47/+34
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Add clock buffer insertion pass, improve iopadmap.	Marcin Kościelnicki	2019-08-13	10	-93/+577
* \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Add "make bumpversion"	Clifford Wolf	2019-08-27	2	-0/+4
\| \|_\|_\|_\|_\|/ / / / / / / / / / / / / / / / / / / / / / / / / \|/\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|
* \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Remove dupe in CHANGELOG, missing end quote	Eddie Hung	2019-08-26	1	-2/+1
* \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Merge tag 'yosys-0.9'	Clifford Wolf	2019-08-26	2	-11/+107
\|\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Yosys 0.9	Clifford Wolf	2019-08-26	1	-1/+1
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Revert earliest to gcc-4.8, compile iverilog with default compiler	Eddie Hung	2019-08-23	2	-3/+3
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Revert "Bump to gcc-5 as `__warn_memset_zero_len' symbol not in 16.04!?!"	Eddie Hung	2019-08-23	1	-5/+3
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Remove .0 from clang-8.0	Eddie Hung	2019-08-23	1	-2/+2
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Bump to gcc-5 as `__warn_memset_zero_len' symbol not in 16.04!?!	Eddie Hung	2019-08-23	1	-3/+5
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	bionic -> xenial as its on whitelist	Eddie Hung	2019-08-23	1	-1/+1
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Bump gcc from 4.8 to 4.9 as undefined reference	Eddie Hung	2019-08-23	1	-35/+7