aboutsummaryrefslogtreecommitdiffstats
path: root/target/linux/lantiq/files-3.3/arch/mips/pci/pcie-lantiq.h
blob: d877c23a8a4659aa9f443ecd231d7c6d48e0b9c5 (plain)
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
157
158
159
160
161
162
163
164
165
166
167
168
169
170
171
172
173
174
175
176
177
178
179
180
181
182
183
184
185
186
187
188
189
190
191
192
193
194
195
196
197
198
199
200
201
202
203
204
205
206
207
208
209
210
211
212
213
214
215
216
217
218
219
220
221
222
223
224
225
226
227
228
229
230
231
232
233
234
235
236
237
238
239
240
241
242
243
244
245
246
247
248
249
250
251
252
253
254
255
256
257
258
259
260
261
262
263
264
265
266
267
268
269
270
271
272
273
274
275
276
277
278
279
280
281
282
283
284
285
286
287
288
289
290
291
292
293
294
295
296
297
298
299
300
301
302
303
304
305
306
307
308
309
310
311
312
313
314
315
316
317
318
319
320
321
322
323
324
325
326
327
328
329
330
331
332
333
334
335
336
337
338
339
340
341
342
343
344
345
346
347
348
349
350
351
352
353
354
355
356
357
358
359
360
361
362
363
364
365
366
367
368
369
370
371
372
373
374
375
376
377
378
379
380
381
382
383
384
385
386
387
388
389
390
391
392
393
394
395
396
397
398
399
400
401
402
403
404
405
406
407
408
409
410
411
412
413
414
415
416
417
418
419
420
421
422
423
424
425
426
427
428
429
430
431
432
433
434
435
436
437
438
439
440
441
442
443
444
445
446
447
448
449
450
451
452
453
454
455
456
457
458
459
460
461
462
463
464
465
466
467
468
469
470
471
472
473
474
475
476
477
478
479
480
481
482
483
484
485
486
487
488
489
490
491
492
493
494
495
496
497
498
499
500
501
502
503
504
505
506
507
508
509
510
511
512
513
514
515
516
517
518
519
520
521
522
523
524
525
526
527
528
529
530
531
532
533
534
535
536
537
538
539
540
541
542
543
544
545
546
547
548
549
550
551
552
553
554
555
556
557
558
559
560
561
562
563
564
565
566
567
568
569
570
571
572
573
574
575
576
577
578
579
580
581
582
583
584
585
586
587
588
589
590
591
592
593
594
595
596
597
598
599
600
601
602
603
604
605
606
607
608
609
610
611
612
613
614
615
616
617
618
619
620
621
622
623
624
625
626
627
628
629
630
631
632
633
634
635
636
637
638
639
640
641
642
643
644
645
646
647
648
649
650
651
652
653
654
655
656
657
658
659
660
661
662
663
664
665
666
667
668
669
670
671
672
673
674
675
676
677
678
679
680
681
682
683
684
685
686
687
688
689
690
691
692
693
694
695
696
697
698
699
700
701
702
703
704
705
706
707
708
709
710
711
712
713
714
715
716
717
718
719
720
721
722
723
724
725
726
727
728
729
730
731
732
733
734
735
736
737
738
739
740
741
742
743
744
745
746
747
748
749
750
751
752
753
754
755
756
757
758
759
760
761
762
763
764
765
766
767
768
769
770
771
772
773
774
775
776
777
778
779
780
781
782
783
784
785
786
787
788
789
790
791
792
793
794
795
796
797
798
799
800
801
802
803
804
805
806
807
808
809
810
811
812
813
814
815
816
817
818
819
820
821
822
823
824
825
826
827
828
829
830
831
832
833
834
835
836
837
838
839
840
841
842
843
844
845
846
847
848
849
850
851
852
853
854
855
856
857
858
859
860
861
862
863
864
865
866
867
868
869
870
871
872
873
874
875
876
877
878
879
880
881
882
883
884
885
886
887
888
889
890
891
892
893
894
895
896
897
898
899
900
901
902
903
904
905
906
907
908
909
910
911
912
913
914
915
916
917
918
919
920
921
922
923
924
925
926
927
928
929
930
931
932
933
934
935
936
937
938
939
940
941
942
943
944
945
946
947
948
949
950
951
952
953
954
955
956
957
958
959
960
961
962
963
964
965
966
967
968
969
970
971
972
973
974
975
976
977
978
979
980
981
982
983
984
985
986
987
988
989
990
991
992
993
994
995
996
997
998
999
1000
1001
1002
1003
1004
1005
1006
1007
1008
1009
1010
1011
1012
1013
1014
1015
1016
1017
1018
1019
1020
1021
1022
1023
1024
1025
1026
1027
1028
1029
1030
1031
1032
1033
1034
1035
1036
1037
1038
1039
1040
1041
1042
1043
1044
1045
1046
1047
1048
1049
1050
1051
1052
1053
1054
1055
1056
1057
1058
1059
1060
1061
1062
1063
1064
1065
1066
1067
1068
1069
1070
1071
1072
1073
1074
1075
1076
1077
1078
1079
1080
1081
1082
1083
1084
1085
1086
1087
1088
1089
1090
1091
1092
1093
1094
1095
1096
1097
1098
1099
1100
1101
1102
1103
1104
1105
1106
1107
1108
1109
1110
1111
1112
1113
1114
1115
1116
1117
1118
1119
1120
1121
1122
1123
1124
1125
1126
1127
1128
1129
1130
1131
1132
1133
1134
1135
1136
1137
1138
1139
1140
1141
1142
1143
1144
1145
1146
1147
1148
1149
1150
1151
1152
1153
1154
1155
1156
1157
1158
1159
1160
1161
1162
1163
1164
1165
1166
1167
1168
1169
1170
1171
1172
1173
1174
1175
1176
1177
1178
1179
1180
1181
1182
1183
1184
1185
1186
1187
1188
1189
1190
1191
1192
1193
1194
1195
1196
1197
1198
1199
1200
1201
1202
1203
1204
1205
1206
1207
1208
1209
1210
1211
1212
1213
1214
1215
1216
1217
1218
1219
1220
1221
1222
1223
1224
1225
1226
1227
1228
1229
1230
1231
1232
1233
1234
1235
1236
1237
1238
1239
1240
1241
1242
1243
1244
1245
1246
1247
1248
1249
1250
1251
1252
1253
1254
1255
1256
1257
1258
1259
1260
1261
1262
1263
1264
1265
1266
1267
1268
1269
1270
1271
1272
1273
1274
1275
1276
1277
1278
1279
1280
1281
1282
1283
1284
1285
1286
1287
1288
1289
1290
1291
1292
1293
1294
1295
1296
1297
1298
1299
1300
1301
1302
1303
1304
1305
/******************************************************************************
**
** FILE NAME    : ifxmips_pcie_reg.h
** PROJECT      : IFX UEIP for VRX200
** MODULES      : PCIe module
**
** DATE         : 02 Mar 2009
** AUTHOR       : Lei Chuanhua
** DESCRIPTION  : PCIe Root Complex Driver
** COPYRIGHT    :       Copyright (c) 2009
**                      Infineon Technologies AG
**                      Am Campeon 1-12, 85579 Neubiberg, Germany
**
**    This program is free software; you can redistribute it and/or modify
**    it under the terms of the GNU General Public License as published by
**    the Free Software Foundation; either version 2 of the License, or
**    (at your option) any later version.
** HISTORY
** $Version $Date        $Author         $Comment
** 0.0.1    17 Mar,2009  Lei Chuanhua    Initial version
*******************************************************************************/
#ifndef IFXMIPS_PCIE_REG_H
#define IFXMIPS_PCIE_REG_H
#include <linux/version.h>
#include <linux/types.h>
#include <linux/pci.h>
#include <linux/interrupt.h>
/*!
 \file ifxmips_pcie_reg.h
 \ingroup IFX_PCIE  
 \brief header file for PCIe module register definition
*/
/* PCIe Address Mapping Base */
#define PCIE_CFG_PHY_BASE        0x1D000000UL
#define PCIE_CFG_BASE           (KSEG1 + PCIE_CFG_PHY_BASE)
#define PCIE_CFG_SIZE           (8 * 1024 * 1024)

#define PCIE_MEM_PHY_BASE        0x1C000000UL
#define PCIE_MEM_BASE           (KSEG1 + PCIE_MEM_PHY_BASE)
#define PCIE_MEM_SIZE           (16 * 1024 * 1024)
#define PCIE_MEM_PHY_END        (PCIE_MEM_PHY_BASE + PCIE_MEM_SIZE - 1)

#define PCIE_IO_PHY_BASE         0x1D800000UL
#define PCIE_IO_BASE            (KSEG1 + PCIE_IO_PHY_BASE)
#define PCIE_IO_SIZE            (1 * 1024 * 1024)
#define PCIE_IO_PHY_END         (PCIE_IO_PHY_BASE + PCIE_IO_SIZE - 1)

#define PCIE_RC_CFG_BASE        (KSEG1 + 0x1D900000)
#define PCIE_APP_LOGIC_REG      (KSEG1 + 0x1E100900)
#define PCIE_MSI_PHY_BASE        0x1F600000UL

#define PCIE_PDI_PHY_BASE        0x1F106800UL
#define PCIE_PDI_BASE           (KSEG1 + PCIE_PDI_PHY_BASE)
#define PCIE_PDI_SIZE            0x400

#define PCIE1_CFG_PHY_BASE        0x19000000UL
#define PCIE1_CFG_BASE           (KSEG1 + PCIE1_CFG_PHY_BASE)
#define PCIE1_CFG_SIZE           (8 * 1024 * 1024)

#define PCIE1_MEM_PHY_BASE        0x18000000UL
#define PCIE1_MEM_BASE           (KSEG1 + PCIE1_MEM_PHY_BASE)
#define PCIE1_MEM_SIZE           (16 * 1024 * 1024)
#define PCIE1_MEM_PHY_END        (PCIE1_MEM_PHY_BASE + PCIE1_MEM_SIZE - 1)

#define PCIE1_IO_PHY_BASE         0x19800000UL
#define PCIE1_IO_BASE            (KSEG1 + PCIE1_IO_PHY_BASE)
#define PCIE1_IO_SIZE            (1 * 1024 * 1024)
#define PCIE1_IO_PHY_END         (PCIE1_IO_PHY_BASE + PCIE1_IO_SIZE - 1)

#define PCIE1_RC_CFG_BASE        (KSEG1 + 0x19900000)
#define PCIE1_APP_LOGIC_REG      (KSEG1 + 0x1E100700)
#define PCIE1_MSI_PHY_BASE        0x1F400000UL

#define PCIE1_PDI_PHY_BASE        0x1F700400UL
#define PCIE1_PDI_BASE           (KSEG1 + PCIE1_PDI_PHY_BASE)
#define PCIE1_PDI_SIZE            0x400

#define PCIE_CFG_PORT_TO_BASE(X)     ((X) > 0 ? (PCIE1_CFG_BASE) : (PCIE_CFG_BASE))
#define PCIE_MEM_PORT_TO_BASE(X)     ((X) > 0 ? (PCIE1_MEM_BASE) : (PCIE_MEM_BASE))
#define PCIE_IO_PORT_TO_BASE(X)      ((X) > 0 ? (PCIE1_IO_BASE) : (PCIE_IO_BASE))
#define PCIE_MEM_PHY_PORT_TO_BASE(X) ((X) > 0 ? (PCIE1_MEM_PHY_BASE) : (PCIE_MEM_PHY_BASE))
#define PCIE_MEM_PHY_PORT_TO_END(X)  ((X) > 0 ? (PCIE1_MEM_PHY_END) : (PCIE_MEM_PHY_END))
#define PCIE_IO_PHY_PORT_TO_BASE(X)  ((X) > 0 ? (PCIE1_IO_PHY_BASE) : (PCIE_IO_PHY_BASE))
#define PCIE_IO_PHY_PORT_TO_END(X)   ((X) > 0 ? (PCIE1_IO_PHY_END) : (PCIE_IO_PHY_END))
#define PCIE_APP_PORT_TO_BASE(X)     ((X) > 0 ? (PCIE1_APP_LOGIC_REG) : (PCIE_APP_LOGIC_REG))
#define PCIE_RC_PORT_TO_BASE(X)      ((X) > 0 ? (PCIE1_RC_CFG_BASE) : (PCIE_RC_CFG_BASE))
#define PCIE_PHY_PORT_TO_BASE(X)     ((X) > 0 ? (PCIE1_PDI_BASE) : (PCIE_PDI_BASE))

/* PCIe Application Logic Register */
/* RC Core Control Register */
#define PCIE_RC_CCR(X)                      (volatile u32*)(PCIE_APP_PORT_TO_BASE(X) + 0x10)
/* This should be enabled after initializing configuratin registers
 * Also should check link status retraining bit
 */
#define PCIE_RC_CCR_LTSSM_ENABLE             0x00000001    /* Enable LTSSM to continue link establishment */

/* RC Core Debug Register */
#define PCIE_RC_DR(X)                       (volatile u32*)(PCIE_APP_PORT_TO_BASE(X) + 0x14)
#define PCIE_RC_DR_DLL_UP                    0x00000001  /* Data Link Layer Up */
#define PCIE_RC_DR_CURRENT_POWER_STATE       0x0000000E  /* Current Power State */
#define PCIE_RC_DR_CURRENT_POWER_STATE_S     1
#define PCIE_RC_DR_CURRENT_LTSSM_STATE       0x000001F0  /* Current LTSSM State */
#define PCIE_RC_DR_CURRENT_LTSSM_STATE_S     4

#define PCIE_RC_DR_PM_DEV_STATE              0x00000E00  /* Power Management D-State */
#define PCIE_RC_DR_PM_DEV_STATE_S            9

#define PCIE_RC_DR_PM_ENABLED                0x00001000  /* Power Management State from PMU */
#define PCIE_RC_DR_PME_EVENT_ENABLED         0x00002000  /* Power Management Event Enable State */
#define PCIE_RC_DR_AUX_POWER_ENABLED         0x00004000  /* Auxiliary Power Enable */

/* Current Power State Definition */
enum {
    PCIE_RC_DR_D0 = 0,
    PCIE_RC_DR_D1,   /* Not supported */
    PCIE_RC_DR_D2,   /* Not supported */
    PCIE_RC_DR_D3,
    PCIE_RC_DR_UN,
};

/* PHY Link Status Register */
#define PCIE_PHY_SR(X)                      (volatile u32*)(PCIE_APP_PORT_TO_BASE(X) + 0x18)
#define PCIE_PHY_SR_PHY_LINK_UP              0x00000001   /* PHY Link Up/Down Indicator */

/* Electromechanical Control Register */
#define PCIE_EM_CR(X)                       (volatile u32*)(PCIE_APP_PORT_TO_BASE(X) + 0x1C)
#define PCIE_EM_CR_CARD_IS_PRESENT           0x00000001  /* Card Presence Detect State */
#define PCIE_EM_CR_MRL_OPEN                  0x00000002  /* MRL Sensor State */
#define PCIE_EM_CR_POWER_FAULT_SET           0x00000004  /* Power Fault Detected */
#define PCIE_EM_CR_MRL_SENSOR_SET            0x00000008  /* MRL Sensor Changed */
#define PCIE_EM_CR_PRESENT_DETECT_SET        0x00000010  /* Card Presense Detect Changed */
#define PCIE_EM_CR_CMD_CPL_INT_SET           0x00000020  /* Command Complete Interrupt */
#define PCIE_EM_CR_SYS_INTERLOCK_SET         0x00000040  /* System Electromechanical IterLock Engaged */
#define PCIE_EM_CR_ATTENTION_BUTTON_SET      0x00000080  /* Attention Button Pressed */

/* Interrupt Status Register */
#define PCIE_IR_SR(X)                       (volatile u32*)(PCIE_APP_PORT_TO_BASE(X) + 0x20)
#define PCIE_IR_SR_PME_CAUSE_MSI             0x00000002  /* MSI caused by PME */
#define PCIE_IR_SR_HP_PME_WAKE_GEN           0x00000004  /* Hotplug PME Wake Generation */
#define PCIE_IR_SR_HP_MSI                    0x00000008  /* Hotplug MSI */
#define PCIE_IR_SR_AHB_LU_ERR                0x00000030  /* AHB Bridge Lookup Error Signals */
#define PCIE_IR_SR_AHB_LU_ERR_S              4
#define PCIE_IR_SR_INT_MSG_NUM               0x00003E00  /* Interrupt Message Number */
#define PCIE_IR_SR_INT_MSG_NUM_S             9
#define PCIE_IR_SR_AER_INT_MSG_NUM           0xF8000000  /* Advanced Error Interrupt Message Number */
#define PCIE_IR_SR_AER_INT_MSG_NUM_S         27

/* Message Control Register */
#define PCIE_MSG_CR(X)                      (volatile u32*)(PCIE_APP_PORT_TO_BASE(X) + 0x30)
#define PCIE_MSG_CR_GEN_PME_TURN_OFF_MSG     0x00000001  /* Generate PME Turn Off Message */
#define PCIE_MSG_CR_GEN_UNLOCK_MSG           0x00000002  /* Generate Unlock Message */

#define PCIE_VDM_DR(X)                      (volatile u32*)(PCIE_APP_PORT_TO_BASE(X) + 0x34)

/* Vendor-Defined Message Requester ID Register */
#define PCIE_VDM_RID(X)                     (PCIE_APP_PORT_TO_BASE (X) + 0x38)
#define PCIE_VDM_RID_VENROR_MSG_REQ_ID       0x0000FFFF
#define PCIE_VDM_RID_VDMRID_S                0

/* ASPM Control Register */
#define PCIE_ASPM_CR(X)                     (volatile u32*)(PCIE_APP_PORT_TO_BASE(X) + 0x40)
#define PCIE_ASPM_CR_HOT_RST                 0x00000001  /* Hot Reset Request to the downstream device */
#define PCIE_ASPM_CR_REQ_EXIT_L1             0x00000002  /* Request to Exit L1 */
#define PCIE_ASPM_CR_REQ_ENTER_L1            0x00000004  /* Request to Enter L1 */

/* Vendor Message DW0 Register */
#define PCIE_VM_MSG_DW0(X)                  (volatile u32*)(PCIE_APP_PORT_TO_BASE(X) + 0x50)
#define PCIE_VM_MSG_DW0_TYPE                 0x0000001F  /* Message type */
#define PCIE_VM_MSG_DW0_TYPE_S               0
#define PCIE_VM_MSG_DW0_FORMAT               0x00000060  /* Format */
#define PCIE_VM_MSG_DW0_FORMAT_S             5
#define PCIE_VM_MSG_DW0_TC                   0x00007000  /* Traffic Class */
#define PCIE_VM_MSG_DW0_TC_S                 12
#define PCIE_VM_MSG_DW0_ATTR                 0x000C0000  /* Atrributes */
#define PCIE_VM_MSG_DW0_ATTR_S               18
#define PCIE_VM_MSG_DW0_EP_TLP               0x00100000  /* Poisoned TLP */
#define PCIE_VM_MSG_DW0_TD                   0x00200000  /* TLP Digest */
#define PCIE_VM_MSG_DW0_LEN                  0xFFC00000  /* Length */
#define PCIE_VM_MSG_DW0_LEN_S                22

/* Format Definition */
enum {
    PCIE_VM_MSG_FORMAT_00 = 0,  /* 3DW Hdr, no data*/
    PCIE_VM_MSG_FORMAT_01,      /* 4DW Hdr, no data */
    PCIE_VM_MSG_FORMAT_10,      /* 3DW Hdr, with data */
    PCIE_VM_MSG_FORMAT_11,      /* 4DW Hdr, with data */
};

/* Traffic Class Definition */
enum {
    PCIE_VM_MSG_TC0 = 0,
    PCIE_VM_MSG_TC1,
    PCIE_VM_MSG_TC2,
    PCIE_VM_MSG_TC3,
    PCIE_VM_MSG_TC4,
    PCIE_VM_MSG_TC5,
    PCIE_VM_MSG_TC6,
    PCIE_VM_MSG_TC7,
};

/* Attributes Definition */
enum {
    PCIE_VM_MSG_ATTR_00 = 0,   /* RO and No Snoop cleared */
    PCIE_VM_MSG_ATTR_01,       /* RO cleared , No Snoop set */
    PCIE_VM_MSG_ATTR_10,       /* RO set, No Snoop cleared*/
    PCIE_VM_MSG_ATTR_11,       /* RO and No Snoop set */
};

/* Payload Size Definition */
#define PCIE_VM_MSG_LEN_MIN  0
#define PCIE_VM_MSG_LEN_MAX  1024

/* Vendor Message DW1 Register */
#define PCIE_VM_MSG_DW1(X)                 (volatile u32*)(PCIE_APP_PORT_TO_BASE(X) + 0x54)
#define PCIE_VM_MSG_DW1_FUNC_NUM            0x00000070  /* Function Number */
#define PCIE_VM_MSG_DW1_FUNC_NUM_S          8
#define PCIE_VM_MSG_DW1_CODE                0x00FF0000  /* Message Code */
#define PCIE_VM_MSG_DW1_CODE_S              16
#define PCIE_VM_MSG_DW1_TAG                 0xFF000000  /* Tag */
#define PCIE_VM_MSG_DW1_TAG_S               24

#define PCIE_VM_MSG_DW2(X)                  (volatile u32*)(PCIE_APP_PORT_TO_BASE(X) + 0x58)
#define PCIE_VM_MSG_DW3(X)                  (volatile u32*)(PCIE_APP_PORT_TO_BASE(X) + 0x5C)

/* Vendor Message Request Register */
#define PCIE_VM_MSG_REQR(X)                 (volatile u32*)(PCIE_APP_PORT_TO_BASE(X) + 0x60)
#define PCIE_VM_MSG_REQR_REQ                 0x00000001  /* Vendor Message Request */


/* AHB Slave Side Band Control Register */
#define PCIE_AHB_SSB(X)                     (volatile u32*)(PCIE_APP_PORT_TO_BASE(X) + 0x70)
#define PCIE_AHB_SSB_REQ_BCM                0x00000001 /* Slave Reques BCM filed */
#define PCIE_AHB_SSB_REQ_EP                 0x00000002 /* Slave Reques EP filed */
#define PCIE_AHB_SSB_REQ_TD                 0x00000004 /* Slave Reques TD filed */
#define PCIE_AHB_SSB_REQ_ATTR               0x00000018 /* Slave Reques Attribute number */
#define PCIE_AHB_SSB_REQ_ATTR_S             3
#define PCIE_AHB_SSB_REQ_TC                 0x000000E0 /* Slave Request TC Field */
#define PCIE_AHB_SSB_REQ_TC_S               5

/* AHB Master SideBand Ctrl Register */
#define PCIE_AHB_MSB(X)                     (volatile u32*)(PCIE_APP_PORT_TO_BASE(X) + 0x74)
#define PCIE_AHB_MSB_RESP_ATTR               0x00000003 /* Master Response Attribute number */
#define PCIE_AHB_MSB_RESP_ATTR_S             0
#define PCIE_AHB_MSB_RESP_BAD_EOT            0x00000004 /* Master Response Badeot filed */
#define PCIE_AHB_MSB_RESP_BCM                0x00000008 /* Master Response BCM filed */
#define PCIE_AHB_MSB_RESP_EP                 0x00000010 /* Master Response EP filed */
#define PCIE_AHB_MSB_RESP_TD                 0x00000020 /* Master Response TD filed */
#define PCIE_AHB_MSB_RESP_FUN_NUM            0x000003C0 /* Master Response Function number */
#define PCIE_AHB_MSB_RESP_FUN_NUM_S          6

/* AHB Control Register, fixed bus enumeration exception */
#define PCIE_AHB_CTRL(X)                     (volatile u32*)(PCIE_APP_PORT_TO_BASE(X) + 0x78)
#define PCIE_AHB_CTRL_BUS_ERROR_SUPPRESS     0x00000001 

/* Interrupt Enalbe Register */
#define PCIE_IRNEN(X)                        (volatile u32*)(PCIE_APP_PORT_TO_BASE(X) + 0xF4)
#define PCIE_IRNCR(X)                        (volatile u32*)(PCIE_APP_PORT_TO_BASE(X) + 0xF8)
#define PCIE_IRNICR(X)                       (volatile u32*)(PCIE_APP_PORT_TO_BASE(X) + 0xFC)

/* PCIe interrupt enable/control/capture register definition */
#define PCIE_IRN_AER_REPORT                 0x00000001  /* AER Interrupt */
#define PCIE_IRN_AER_MSIX                   0x00000002  /* Advanced Error MSI-X Interrupt */
#define PCIE_IRN_PME                        0x00000004  /* PME Interrupt */
#define PCIE_IRN_HOTPLUG                    0x00000008  /* Hotplug Interrupt */
#define PCIE_IRN_RX_VDM_MSG                 0x00000010  /* Vendor-Defined Message Interrupt */
#define PCIE_IRN_RX_CORRECTABLE_ERR_MSG     0x00000020  /* Correctable Error Message Interrupt */
#define PCIE_IRN_RX_NON_FATAL_ERR_MSG       0x00000040  /* Non-fatal Error Message */
#define PCIE_IRN_RX_FATAL_ERR_MSG           0x00000080  /* Fatal Error Message */
#define PCIE_IRN_RX_PME_MSG                 0x00000100  /* PME Message Interrupt */
#define PCIE_IRN_RX_PME_TURNOFF_ACK         0x00000200  /* PME Turnoff Ack Message Interrupt */
#define PCIE_IRN_AHB_BR_FATAL_ERR           0x00000400  /* AHB Fatal Error Interrupt */
#define PCIE_IRN_LINK_AUTO_BW_STATUS        0x00000800  /* Link Auto Bandwidth Status Interrupt */
#define PCIE_IRN_BW_MGT                     0x00001000  /* Bandwidth Managment Interrupt */
#define PCIE_IRN_INTA                       0x00002000  /* INTA */
#define PCIE_IRN_INTB                       0x00004000  /* INTB */
#define PCIE_IRN_INTC                       0x00008000  /* INTC */
#define PCIE_IRN_INTD                       0x00010000  /* INTD */
#define PCIE_IRN_WAKEUP                     0x00020000  /* Wake up Interrupt */

#define PCIE_RC_CORE_COMBINED_INT    (PCIE_IRN_AER_REPORT |  PCIE_IRN_AER_MSIX | PCIE_IRN_PME | \
                                      PCIE_IRN_HOTPLUG | PCIE_IRN_RX_VDM_MSG | PCIE_IRN_RX_CORRECTABLE_ERR_MSG |\
                                      PCIE_IRN_RX_NON_FATAL_ERR_MSG | PCIE_IRN_RX_FATAL_ERR_MSG | \
                                      PCIE_IRN_RX_PME_MSG | PCIE_IRN_RX_PME_TURNOFF_ACK | PCIE_IRN_AHB_BR_FATAL_ERR | \
                                      PCIE_IRN_LINK_AUTO_BW_STATUS | PCIE_IRN_BW_MGT)
/* PCIe RC Configuration Register */
#define PCIE_VDID(X)                (volatile u32*)(PCIE_RC_PORT_TO_BASE(X) + 0x00)

/* Bit definition from pci_reg.h */
#define PCIE_PCICMDSTS(X)           (volatile u32*)(PCIE_RC_PORT_TO_BASE(X) + 0x04)
#define PCIE_CCRID(X)               (volatile u32*)(PCIE_RC_PORT_TO_BASE(X) + 0x08)
#define PCIE_CLSLTHTBR(X)           (volatile u32*)(PCIE_RC_PORT_TO_BASE(X) + 0x0C) /* EP only */
/* BAR0, BAR1,Only necessary if the bridges implements a device-specific register set or memory buffer */
#define PCIE_BAR0(X)                (volatile u32*)(PCIE_RC_PORT_TO_BASE(X) + 0x10) /* Not used*/
#define PCIE_BAR1(X)                (volatile u32*)(PCIE_RC_PORT_TO_BASE(X) + 0x14) /* Not used */

#define PCIE_BNR(X)                 (volatile u32*)(PCIE_RC_PORT_TO_BASE(X) + 0x18) /* Mandatory */
/* Bus Number Register bits */
#define PCIE_BNR_PRIMARY_BUS_NUM             0x000000FF
#define PCIE_BNR_PRIMARY_BUS_NUM_S           0
#define PCIE_PNR_SECONDARY_BUS_NUM           0x0000FF00
#define PCIE_PNR_SECONDARY_BUS_NUM_S         8
#define PCIE_PNR_SUB_BUS_NUM                 0x00FF0000
#define PCIE_PNR_SUB_BUS_NUM_S               16

/* IO Base/Limit Register bits */
#define PCIE_IOBLSECS(X)                       (volatile u32*)(PCIE_RC_PORT_TO_BASE(X) + 0x1C)  /* RC only */
#define PCIE_IOBLSECS_32BIT_IO_ADDR             0x00000001
#define PCIE_IOBLSECS_IO_BASE_ADDR              0x000000F0
#define PCIE_IOBLSECS_IO_BASE_ADDR_S            4
#define PCIE_IOBLSECS_32BIT_IOLIMT              0x00000100
#define PCIE_IOBLSECS_IO_LIMIT_ADDR             0x0000F000
#define PCIE_IOBLSECS_IO_LIMIT_ADDR_S           12

/* Non-prefetchable Memory Base/Limit Register bit */
#define PCIE_MBML(X)                           (volatile u32*)(PCIE_RC_PORT_TO_BASE(X) + 0x20)  /* RC only */
#define PCIE_MBML_MEM_BASE_ADDR                 0x0000FFF0
#define PCIE_MBML_MEM_BASE_ADDR_S               4
#define PCIE_MBML_MEM_LIMIT_ADDR                0xFFF00000
#define PCIE_MBML_MEM_LIMIT_ADDR_S              20

/* Prefetchable Memory Base/Limit Register bit */
#define PCIE_PMBL(X)                           (volatile u32*)(PCIE_RC_PORT_TO_BASE(X) + 0x24)  /* RC only */
#define PCIE_PMBL_64BIT_ADDR                    0x00000001
#define PCIE_PMBL_UPPER_12BIT                   0x0000FFF0
#define PCIE_PMBL_UPPER_12BIT_S                 4
#define PCIE_PMBL_E64MA                         0x00010000
#define PCIE_PMBL_END_ADDR                      0xFFF00000
#define PCIE_PMBL_END_ADDR_S                    20
#define PCIE_PMBU32(X)                          (volatile u32*)(PCIE_RC_PORT_TO_BASE(X) + 0x28)  /* RC only */
#define PCIE_PMLU32(X)                          (volatile u32*)(PCIE_RC_PORT_TO_BASE(X) + 0x2C)  /* RC only */

/* I/O Base/Limit Upper 16 bits register */
#define PCIE_IO_BANDL(X)                        (volatile u32*)(PCIE_RC_PORT_TO_BASE(X) + 0x30)  /* RC only */
#define PCIE_IO_BANDL_UPPER_16BIT_IO_BASE        0x0000FFFF
#define PCIE_IO_BANDL_UPPER_16BIT_IO_BASE_S      0
#define PCIE_IO_BANDL_UPPER_16BIT_IO_LIMIT       0xFFFF0000
#define PCIE_IO_BANDL_UPPER_16BIT_IO_LIMIT_S     16

#define PCIE_CPR(X)                            (volatile u32*)(PCIE_RC_PORT_TO_BASE(X) + 0x34)
#define PCIE_EBBAR(X)                          (volatile u32*)(PCIE_RC_PORT_TO_BASE(X) + 0x38)

/* Interrupt and Secondary Bridge Control Register */
#define PCIE_INTRBCTRL(X)                      (volatile u32*)(PCIE_RC_PORT_TO_BASE(X) + 0x3C)

#define PCIE_INTRBCTRL_INT_LINE                 0x000000FF
#define PCIE_INTRBCTRL_INT_LINE_S               0
#define PCIE_INTRBCTRL_INT_PIN                  0x0000FF00
#define PCIE_INTRBCTRL_INT_PIN_S                8
#define PCIE_INTRBCTRL_PARITY_ERR_RESP_ENABLE   0x00010000    /* #PERR */
#define PCIE_INTRBCTRL_SERR_ENABLE              0x00020000    /* #SERR */
#define PCIE_INTRBCTRL_ISA_ENABLE               0x00040000    /* ISA enable, IO 64KB only */
#define PCIE_INTRBCTRL_VGA_ENABLE               0x00080000    /* VGA enable */
#define PCIE_INTRBCTRL_VGA_16BIT_DECODE         0x00100000    /* VGA 16bit decode */
#define PCIE_INTRBCTRL_RST_SECONDARY_BUS        0x00400000    /* Secondary bus rest, hot rest, 1ms */
/* Others are read only */
enum {
    PCIE_INTRBCTRL_INT_NON = 0,
    PCIE_INTRBCTRL_INTA,
    PCIE_INTRBCTRL_INTB,
    PCIE_INTRBCTRL_INTC,
    PCIE_INTRBCTRL_INTD,
};

#define PCIE_PM_CAPR(X)                  (volatile u32*)(PCIE_RC_PORT_TO_BASE(X) + 0x40)

/* Power Management Control and Status Register */
#define PCIE_PM_CSR(X)                   (volatile u32*)(PCIE_RC_PORT_TO_BASE(X) + 0x44)

#define PCIE_PM_CSR_POWER_STATE           0x00000003   /* Power State */
#define PCIE_PM_CSR_POWER_STATE_S         0
#define PCIE_PM_CSR_SW_RST                0x00000008   /* Soft Reset Enabled */
#define PCIE_PM_CSR_PME_ENABLE            0x00000100   /* PME Enable */
#define PCIE_PM_CSR_PME_STATUS            0x00008000   /* PME status */

/* MSI Capability Register for EP */
#define PCIE_MCAPR(X)                    (volatile u32*)(PCIE_RC_PORT_TO_BASE(X) + 0x50)

#define PCIE_MCAPR_MSI_CAP_ID             0x000000FF  /* MSI Capability ID */
#define PCIE_MCAPR_MSI_CAP_ID_S           0
#define PCIE_MCAPR_MSI_NEXT_CAP_PTR       0x0000FF00  /* Next Capability Pointer */
#define PCIE_MCAPR_MSI_NEXT_CAP_PTR_S     8
#define PCIE_MCAPR_MSI_ENABLE             0x00010000  /* MSI Enable */
#define PCIE_MCAPR_MULTI_MSG_CAP          0x000E0000  /* Multiple Message Capable */
#define PCIE_MCAPR_MULTI_MSG_CAP_S        17
#define PCIE_MCAPR_MULTI_MSG_ENABLE       0x00700000  /* Multiple Message Enable */
#define PCIE_MCAPR_MULTI_MSG_ENABLE_S     20
#define PCIE_MCAPR_ADDR64_CAP             0X00800000  /* 64-bit Address Capable */

/* MSI Message Address Register */
#define PCIE_MA(X)                       (volatile u32*)(PCIE_RC_PORT_TO_BASE(X) + 0x54)

#define PCIE_MA_ADDR_MASK                 0xFFFFFFFC  /* Message Address */

/* MSI Message Upper Address Register */
#define PCIE_MUA(X)                      (volatile u32*)(PCIE_RC_PORT_TO_BASE(X) + 0x58)

/* MSI Message Data Register */
#define PCIE_MD(X)                       (volatile u32*)(PCIE_RC_PORT_TO_BASE(X) + 0x5C)

#define PCIE_MD_DATA                      0x0000FFFF  /* Message Data */
#define PCIE_MD_DATA_S                    0

/* PCI Express Capability Register */
#define PCIE_XCAP(X)                     (volatile u32*)(PCIE_RC_PORT_TO_BASE(X) + 0x70)

#define PCIE_XCAP_ID                      0x000000FF  /* PCI Express Capability ID */
#define PCIE_XCAP_ID_S                    0
#define PCIE_XCAP_NEXT_CAP                0x0000FF00  /* Next Capability Pointer */
#define PCIE_XCAP_NEXT_CAP_S              8
#define PCIE_XCAP_VER                     0x000F0000  /* PCI Express Capability Version */
#define PCIE_XCAP_VER_S                   16
#define PCIE_XCAP_DEV_PORT_TYPE           0x00F00000  /* Device Port Type */
#define PCIE_XCAP_DEV_PORT_TYPE_S         20
#define PCIE_XCAP_SLOT_IMPLEMENTED        0x01000000  /* Slot Implemented */
#define PCIE_XCAP_MSG_INT_NUM             0x3E000000  /* Interrupt Message Number */
#define PCIE_XCAP_MSG_INT_NUM_S           25

/* Device Capability Register */
#define PCIE_DCAP(X)                     (volatile u32*)(PCIE_RC_PORT_TO_BASE(X) + 0x74)

#define PCIE_DCAP_MAX_PAYLOAD_SIZE        0x00000007   /* Max Payload size */
#define PCIE_DCAP_MAX_PAYLOAD_SIZE_S      0
#define PCIE_DCAP_PHANTOM_FUNC            0x00000018   /* Phanton Function, not supported */
#define PCIE_DCAP_PHANTOM_FUNC_S          3
#define PCIE_DCAP_EXT_TAG                 0x00000020   /* Extended Tag Field */
#define PCIE_DCAP_EP_L0S_LATENCY          0x000001C0   /* EP L0s latency only */
#define PCIE_DCAP_EP_L0S_LATENCY_S        6
#define PCIE_DCAP_EP_L1_LATENCY           0x00000E00   /* EP L1 latency only */
#define PCIE_DCAP_EP_L1_LATENCY_S         9
#define PCIE_DCAP_ROLE_BASE_ERR_REPORT    0x00008000   /* Role Based ERR */

/* Maximum payload size supported */
enum {
    PCIE_MAX_PAYLOAD_128 = 0,
    PCIE_MAX_PAYLOAD_256,
    PCIE_MAX_PAYLOAD_512,
    PCIE_MAX_PAYLOAD_1024,
    PCIE_MAX_PAYLOAD_2048,
    PCIE_MAX_PAYLOAD_4096,
};

/* Device Control and Status Register */
#define PCIE_DCTLSTS(X)                       (volatile u32*)(PCIE_RC_PORT_TO_BASE(X) + 0x78)

#define PCIE_DCTLSTS_CORRECTABLE_ERR_EN        0x00000001   /* COR-ERR */
#define PCIE_DCTLSTS_NONFATAL_ERR_EN           0x00000002   /* Non-fatal ERR */
#define PCIE_DCTLSTS_FATAL_ERR_EN              0x00000004   /* Fatal ERR */
#define PCIE_DCTLSYS_UR_REQ_EN                 0x00000008   /* UR ERR */
#define PCIE_DCTLSTS_RELAXED_ORDERING_EN       0x00000010   /* Enable relaxing ordering */
#define PCIE_DCTLSTS_MAX_PAYLOAD_SIZE          0x000000E0   /* Max payload mask */
#define PCIE_DCTLSTS_MAX_PAYLOAD_SIZE_S        5
#define PCIE_DCTLSTS_EXT_TAG_EN                0x00000100   /* Extended tag field */
#define PCIE_DCTLSTS_PHANTOM_FUNC_EN           0x00000200   /* Phantom Function Enable */
#define PCIE_DCTLSTS_AUX_PM_EN                 0x00000400   /* AUX Power PM Enable */
#define PCIE_DCTLSTS_NO_SNOOP_EN               0x00000800   /* Enable no snoop, except root port*/
#define PCIE_DCTLSTS_MAX_READ_SIZE             0x00007000   /* Max Read Request size*/
#define PCIE_DCTLSTS_MAX_READ_SIZE_S           12
#define PCIE_DCTLSTS_CORRECTABLE_ERR           0x00010000   /* COR-ERR Detected */
#define PCIE_DCTLSTS_NONFATAL_ERR              0x00020000   /* Non-Fatal ERR Detected */
#define PCIE_DCTLSTS_FATAL_ER                  0x00040000   /* Fatal ERR Detected */
#define PCIE_DCTLSTS_UNSUPPORTED_REQ           0x00080000   /* UR Detected */
#define PCIE_DCTLSTS_AUX_POWER                 0x00100000   /* Aux Power Detected */
#define PCIE_DCTLSTS_TRANSACT_PENDING          0x00200000   /* Transaction pending */

#define PCIE_DCTLSTS_ERR_EN      (PCIE_DCTLSTS_CORRECTABLE_ERR_EN | \
                                  PCIE_DCTLSTS_NONFATAL_ERR_EN | PCIE_DCTLSTS_FATAL_ERR_EN | \
                                  PCIE_DCTLSYS_UR_REQ_EN)

/* Link Capability Register */
#define PCIE_LCAP(X)                          (volatile u32*)(PCIE_RC_PORT_TO_BASE(X) + 0x7C)
#define PCIE_LCAP_MAX_LINK_SPEED               0x0000000F  /* Max link speed, 0x1 by default */
#define PCIE_LCAP_MAX_LINK_SPEED_S             0
#define PCIE_LCAP_MAX_LENGTH_WIDTH             0x000003F0  /* Maxium Length Width */
#define PCIE_LCAP_MAX_LENGTH_WIDTH_S           4
#define PCIE_LCAP_ASPM_LEVEL                   0x00000C00  /* Active State Link PM Support */
#define PCIE_LCAP_ASPM_LEVEL_S                 10
#define PCIE_LCAP_L0S_EIXT_LATENCY             0x00007000  /* L0s Exit Latency */
#define PCIE_LCAP_L0S_EIXT_LATENCY_S           12
#define PCIE_LCAP_L1_EXIT_LATENCY              0x00038000  /* L1 Exit Latency */
#define PCIE_LCAP_L1_EXIT_LATENCY_S            15
#define PCIE_LCAP_CLK_PM                       0x00040000  /* Clock Power Management */
#define PCIE_LCAP_SDER                         0x00080000  /* Surprise Down Error Reporting */
#define PCIE_LCAP_DLL_ACTIVE_REPROT            0x00100000  /* Data Link Layer Active Reporting Capable */
#define PCIE_LCAP_PORT_NUM                     0xFF0000000  /* Port number */
#define PCIE_LCAP_PORT_NUM_S                   24

/* Maximum Length width definition */
#define PCIE_MAX_LENGTH_WIDTH_RES  0x00
#define PCIE_MAX_LENGTH_WIDTH_X1   0x01  /* Default */
#define PCIE_MAX_LENGTH_WIDTH_X2   0x02
#define PCIE_MAX_LENGTH_WIDTH_X4   0x04
#define PCIE_MAX_LENGTH_WIDTH_X8   0x08
#define PCIE_MAX_LENGTH_WIDTH_X12  0x0C
#define PCIE_MAX_LENGTH_WIDTH_X16  0x10
#define PCIE_MAX_LENGTH_WIDTH_X32  0x20

/* Active State Link PM definition */
enum {
    PCIE_ASPM_RES0                = 0,
    PCIE_ASPM_L0S_ENTRY_SUPPORT,        /* L0s */
    PCIE_ASPM_RES1,
    PCIE_ASPM_L0S_L1_ENTRY_SUPPORT,     /* L0s and L1, default */
};

/* L0s Exit Latency definition */
enum {
    PCIE_L0S_EIXT_LATENCY_L64NS    = 0, /* < 64 ns */
    PCIE_L0S_EIXT_LATENCY_B64A128,      /* > 64 ns < 128 ns */
    PCIE_L0S_EIXT_LATENCY_B128A256,     /* > 128 ns < 256 ns */
    PCIE_L0S_EIXT_LATENCY_B256A512,     /* > 256 ns < 512 ns */
    PCIE_L0S_EIXT_LATENCY_B512TO1U,     /* > 512 ns < 1 us */
    PCIE_L0S_EIXT_LATENCY_B1A2U,        /* > 1 us < 2 us */
    PCIE_L0S_EIXT_LATENCY_B2A4U,        /* > 2 us < 4 us */
    PCIE_L0S_EIXT_LATENCY_M4US,         /* > 4 us  */
};

/* L1 Exit Latency definition */
enum {
    PCIE_L1_EXIT_LATENCY_L1US  = 0,  /* < 1 us */
    PCIE_L1_EXIT_LATENCY_B1A2,       /* > 1 us < 2 us */
    PCIE_L1_EXIT_LATENCY_B2A4,       /* > 2 us < 4 us */
    PCIE_L1_EXIT_LATENCY_B4A8,       /* > 4 us < 8 us */
    PCIE_L1_EXIT_LATENCY_B8A16,      /* > 8 us < 16 us */
    PCIE_L1_EXIT_LATENCY_B16A32,     /* > 16 us < 32 us */
    PCIE_L1_EXIT_LATENCY_B32A64,     /* > 32 us < 64 us */
    PCIE_L1_EXIT_LATENCY_M64US,      /* > 64 us */
};

/* Link Control and Status Register */
#define PCIE_LCTLSTS(X)                     (volatile u32*)(PCIE_RC_PORT_TO_BASE(X) + 0x80)
#define PCIE_LCTLSTS_ASPM_ENABLE            0x00000003  /* Active State Link PM Control */
#define PCIE_LCTLSTS_ASPM_ENABLE_S          0
#define PCIE_LCTLSTS_RCB128                 0x00000008  /* Read Completion Boundary 128*/
#define PCIE_LCTLSTS_LINK_DISABLE           0x00000010  /* Link Disable */
#define PCIE_LCTLSTS_RETRIAN_LINK           0x00000020  /* Retrain Link */
#define PCIE_LCTLSTS_COM_CLK_CFG            0x00000040  /* Common Clock Configuration */
#define PCIE_LCTLSTS_EXT_SYNC               0x00000080  /* Extended Synch */
#define PCIE_LCTLSTS_CLK_PM_EN              0x00000100  /* Enable Clock Powerm Management */
#define PCIE_LCTLSTS_LINK_SPEED             0x000F0000  /* Link Speed */
#define PCIE_LCTLSTS_LINK_SPEED_S           16
#define PCIE_LCTLSTS_NEGOTIATED_LINK_WIDTH  0x03F00000  /* Negotiated Link Width */
#define PCIE_LCTLSTS_NEGOTIATED_LINK_WIDTH_S 20
#define PCIE_LCTLSTS_RETRAIN_PENDING        0x08000000  /* Link training is ongoing */
#define PCIE_LCTLSTS_SLOT_CLK_CFG           0x10000000  /* Slot Clock Configuration */
#define PCIE_LCTLSTS_DLL_ACTIVE             0x20000000  /* Data Link Layer Active */

/* Slot Capabilities Register */
#define PCIE_SLCAP(X)                       (volatile u32*)(PCIE_RC_PORT_TO_BASE(X) + 0x84)

/* Slot Capabilities */
#define PCIE_SLCTLSTS(X)                    (volatile u32*)(PCIE_RC_PORT_TO_BASE(X) + 0x88)

/* Root Control and Capability Register */
#define PCIE_RCTLCAP(X)                     (volatile u32*)(PCIE_RC_PORT_TO_BASE(X) + 0x8C)
#define PCIE_RCTLCAP_SERR_ON_CORRECTABLE_ERR  0x00000001   /* #SERR on COR-ERR */
#define PCIE_RCTLCAP_SERR_ON_NONFATAL_ERR     0x00000002   /* #SERR on Non-Fatal ERR */
#define PCIE_RCTLCAP_SERR_ON_FATAL_ERR        0x00000004   /* #SERR on Fatal ERR */
#define PCIE_RCTLCAP_PME_INT_EN               0x00000008   /* PME Interrupt Enable */
#define PCIE_RCTLCAP_SERR_ENABLE    (PCIE_RCTLCAP_SERR_ON_CORRECTABLE_ERR | \
                                     PCIE_RCTLCAP_SERR_ON_NONFATAL_ERR | PCIE_RCTLCAP_SERR_ON_FATAL_ERR)
/* Root Status Register */
#define PCIE_RSTS(X)                          (volatile u32*)(PCIE_RC_PORT_TO_BASE(X) + 0x90)
#define PCIE_RSTS_PME_REQ_ID                   0x0000FFFF   /* PME Request ID */
#define PCIE_RSTS_PME_REQ_ID_S                 0
#define PCIE_RSTS_PME_STATUS                   0x00010000   /* PME Status */
#define PCIE_RSTS_PME_PENDING                  0x00020000   /* PME Pending */

/* PCI Express Enhanced Capability Header */
#define PCIE_ENHANCED_CAP(X)                (volatile u32*)(PCIE_RC_PORT_TO_BASE(X) + 0x100)
#define PCIE_ENHANCED_CAP_ID                 0x0000FFFF  /* PCI Express Extended Capability ID */
#define PCIE_ENHANCED_CAP_ID_S               0
#define PCIE_ENHANCED_CAP_VER                0x000F0000  /* Capability Version */
#define PCIE_ENHANCED_CAP_VER_S              16
#define PCIE_ENHANCED_CAP_NEXT_OFFSET        0xFFF00000  /* Next Capability Offset */
#define PCIE_ENHANCED_CAP_NEXT_OFFSET_S      20

/* Uncorrectable Error Status Register */
#define PCIE_UES_R(X)                       (volatile u32*)(PCIE_RC_PORT_TO_BASE(X) + 0x104)
#define PCIE_DATA_LINK_PROTOCOL_ERR          0x00000010  /* Data Link Protocol Error Status */
#define PCIE_SURPRISE_DOWN_ERROR             0x00000020  /* Surprise Down Error Status */
#define PCIE_POISONED_TLP                    0x00001000  /* Poisoned TLP Status */
#define PCIE_FC_PROTOCOL_ERR                 0x00002000  /* Flow Control Protocol Error Status */
#define PCIE_COMPLETION_TIMEOUT              0x00004000  /* Completion Timeout Status */
#define PCIE_COMPLETOR_ABORT                 0x00008000  /* Completer Abort Error */
#define PCIE_UNEXPECTED_COMPLETION           0x00010000  /* Unexpected Completion Status */
#define PCIE_RECEIVER_OVERFLOW               0x00020000  /* Receive Overflow Status */
#define PCIE_MALFORNED_TLP                   0x00040000  /* Malformed TLP Stauts */
#define PCIE_ECRC_ERR                        0x00080000  /* ECRC Error Stauts */
#define PCIE_UR_REQ                          0x00100000  /* Unsupported Request Error Status */
#define PCIE_ALL_UNCORRECTABLE_ERR    (PCIE_DATA_LINK_PROTOCOL_ERR | PCIE_SURPRISE_DOWN_ERROR | \
                         PCIE_POISONED_TLP | PCIE_FC_PROTOCOL_ERR | PCIE_COMPLETION_TIMEOUT |   \
                         PCIE_COMPLETOR_ABORT | PCIE_UNEXPECTED_COMPLETION | PCIE_RECEIVER_OVERFLOW |\
                         PCIE_MALFORNED_TLP | PCIE_ECRC_ERR | PCIE_UR_REQ)

/* Uncorrectable Error Mask Register, Mask means no report */
#define PCIE_UEMR(X)                        (volatile u32*)(PCIE_RC_PORT_TO_BASE(X) + 0x108)

/* Uncorrectable Error Severity Register */
#define PCIE_UESR(X)                        (volatile u32*)(PCIE_RC_PORT_TO_BASE(X) + 0x10C)

/* Correctable Error Status Register */
#define PCIE_CESR(X)                        (volatile u32*)(PCIE_RC_PORT_TO_BASE(X) + 0x110)
#define PCIE_RX_ERR                          0x00000001  /* Receive Error Status */
#define PCIE_BAD_TLP                         0x00000040  /* Bad TLP Status */
#define PCIE_BAD_DLLP                        0x00000080  /* Bad DLLP Status */
#define PCIE_REPLAY_NUM_ROLLOVER             0x00000100  /* Replay Number Rollover Status */
#define PCIE_REPLAY_TIMER_TIMEOUT_ERR        0x00001000  /* Reply Timer Timeout Status */
#define PCIE_ADVISORY_NONFTAL_ERR            0x00002000  /* Advisory Non-Fatal Error Status */
#define PCIE_CORRECTABLE_ERR        (PCIE_RX_ERR | PCIE_BAD_TLP | PCIE_BAD_DLLP | PCIE_REPLAY_NUM_ROLLOVER |\
                                     PCIE_REPLAY_TIMER_TIMEOUT_ERR | PCIE_ADVISORY_NONFTAL_ERR)

/* Correctable Error Mask Register */
#define PCIE_CEMR(X)                        (volatile u32*)(PCIE_RC_CFG_BASE + 0x114)

/* Advanced Error Capabilities and Control Register */
#define PCIE_AECCR(X)                       (volatile u32*)(PCIE_RC_CFG_BASE + 0x118)
#define PCIE_AECCR_FIRST_ERR_PTR            0x0000001F  /* First Error Pointer */
#define PCIE_AECCR_FIRST_ERR_PTR_S          0
#define PCIE_AECCR_ECRC_GEN_CAP             0x00000020  /* ECRC Generation Capable */
#define PCIE_AECCR_ECRC_GEN_EN              0x00000040  /* ECRC Generation Enable */
#define PCIE_AECCR_ECRC_CHECK_CAP           0x00000080  /* ECRC Check Capable */
#define PCIE_AECCR_ECRC_CHECK_EN            0x00000100  /* ECRC Check Enable */

/* Header Log Register 1 */
#define PCIE_HLR1(X)                        (volatile u32*)(PCIE_RC_PORT_TO_BASE(X) + 0x11C)

/* Header Log Register 2 */
#define PCIE_HLR2(X)                        (volatile u32*)(PCIE_RC_PORT_TO_BASE(X) + 0x120)

/* Header Log Register 3 */
#define PCIE_HLR3(X)                        (volatile u32*)(PCIE_RC_PORT_TO_BASE(X) + 0x124)

/* Header Log Register 4 */
#define PCIE_HLR4(X)                        (volatile u32*)(PCIE_RC_PORT_TO_BASE(X) + 0x128)

/* Root Error Command Register */
#define PCIE_RECR(X)                        (volatile u32*)(PCIE_RC_PORT_TO_BASE(X) + 0x12C)
#define PCIE_RECR_CORRECTABLE_ERR_REPORT_EN  0x00000001 /* COR-ERR */
#define PCIE_RECR_NONFATAL_ERR_REPORT_EN     0x00000002 /* Non-Fatal ERR */
#define PCIE_RECR_FATAL_ERR_REPORT_EN        0x00000004 /* Fatal ERR */
#define PCIE_RECR_ERR_REPORT_EN  (PCIE_RECR_CORRECTABLE_ERR_REPORT_EN | \
                PCIE_RECR_NONFATAL_ERR_REPORT_EN | PCIE_RECR_FATAL_ERR_REPORT_EN)

/* Root Error Status Register */
#define PCIE_RESR(X)                            (volatile u32*)(PCIE_RC_PORT_TO_BASE(X) + 0x130)
#define PCIE_RESR_CORRECTABLE_ERR                0x00000001   /* COR-ERR Receveid */
#define PCIE_RESR_MULTI_CORRECTABLE_ERR          0x00000002   /* Multiple COR-ERR Received */
#define PCIE_RESR_FATAL_NOFATAL_ERR              0x00000004   /* ERR Fatal/Non-Fatal Received */
#define PCIE_RESR_MULTI_FATAL_NOFATAL_ERR        0x00000008   /* Multiple ERR Fatal/Non-Fatal Received */
#define PCIE_RESR_FIRST_UNCORRECTABLE_FATAL_ERR  0x00000010   /* First UN-COR Fatal */
#define PCIR_RESR_NON_FATAL_ERR                  0x00000020   /* Non-Fatal Error Message Received */
#define PCIE_RESR_FATAL_ERR                      0x00000040   /* Fatal Message Received */
#define PCIE_RESR_AER_INT_MSG_NUM                0xF8000000   /* Advanced Error Interrupt Message Number */
#define PCIE_RESR_AER_INT_MSG_NUM_S              27

/* Error Source Indentification Register */
#define PCIE_ESIR(X)                            (volatile u32*)(PCIE_RC_PORT_TO_BASE(X) + 0x134)
#define PCIE_ESIR_CORRECTABLE_ERR_SRC_ID         0x0000FFFF
#define PCIE_ESIR_CORRECTABLE_ERR_SRC_ID_S       0
#define PCIE_ESIR_FATAL_NON_FATAL_SRC_ID         0xFFFF0000
#define PCIE_ESIR_FATAL_NON_FATAL_SRC_ID_S       16

/* VC Enhanced Capability Header */
#define PCIE_VC_ECH(X)                          (volatile u32*)(PCIE_RC_PORT_TO_BASE(X) + 0x140)

/* Port VC Capability Register */
#define PCIE_PVC1(X)                            (volatile u32*)(PCIE_RC_PORT_TO_BASE(X) + 0x144)
#define PCIE_PVC1_EXT_VC_CNT                    0x00000007  /* Extended VC Count */
#define PCIE_PVC1_EXT_VC_CNT_S                  0
#define PCIE_PVC1_LOW_PRI_EXT_VC_CNT            0x00000070  /* Low Priority Extended VC Count */
#define PCIE_PVC1_LOW_PRI_EXT_VC_CNT_S          4
#define PCIE_PVC1_REF_CLK                       0x00000300  /* Reference Clock */
#define PCIE_PVC1_REF_CLK_S                     8
#define PCIE_PVC1_PORT_ARB_TAB_ENTRY_SIZE       0x00000C00  /* Port Arbitration Table Entry Size */
#define PCIE_PVC1_PORT_ARB_TAB_ENTRY_SIZE_S     10

/* Extended Virtual Channel Count Defintion */
#define PCIE_EXT_VC_CNT_MIN   0
#define PCIE_EXT_VC_CNT_MAX   7

/* Port Arbitration Table Entry Size Definition */
enum {
    PCIE_PORT_ARB_TAB_ENTRY_SIZE_S1BIT = 0,
    PCIE_PORT_ARB_TAB_ENTRY_SIZE_S2BIT,
    PCIE_PORT_ARB_TAB_ENTRY_SIZE_S4BIT,
    PCIE_PORT_ARB_TAB_ENTRY_SIZE_S8BIT,
};

/* Port VC Capability Register 2 */
#define PCIE_PVC2(X)                        (volatile u32*)(PCIE_RC_PORT_TO_BASE(X) + 0x148)
#define PCIE_PVC2_VC_ARB_16P_FIXED_WRR      0x00000001  /* HW Fixed arbitration, 16 phase WRR */
#define PCIE_PVC2_VC_ARB_32P_WRR            0x00000002  /* 32 phase WRR */
#define PCIE_PVC2_VC_ARB_64P_WRR            0x00000004  /* 64 phase WRR */
#define PCIE_PVC2_VC_ARB_128P_WRR           0x00000008  /* 128 phase WRR */
#define PCIE_PVC2_VC_ARB_WRR                0x0000000F
#define PCIE_PVC2_VC_ARB_TAB_OFFSET         0xFF000000  /* VC arbitration table offset, not support */
#define PCIE_PVC2_VC_ARB_TAB_OFFSET_S       24

/* Port VC Control and Status Register */     
#define PCIE_PVCCRSR(X)                     (volatile u32*)(PCIE_RC_PORT_TO_BASE(X) + 0x14C)
#define PCIE_PVCCRSR_LOAD_VC_ARB_TAB         0x00000001  /* Load VC Arbitration Table */
#define PCIE_PVCCRSR_VC_ARB_SEL              0x0000000E  /* VC Arbitration Select */
#define PCIE_PVCCRSR_VC_ARB_SEL_S            1
#define PCIE_PVCCRSR_VC_ARB_TAB_STATUS       0x00010000  /* Arbitration Status */

/* VC0 Resource Capability Register */
#define PCIE_VC0_RC(X)                       (volatile u32*)(PCIE_RC_PORT_TO_BASE(X) + 0x150)
#define PCIE_VC0_RC_PORT_ARB_HW_FIXED        0x00000001  /* HW Fixed arbitration */
#define PCIE_VC0_RC_PORT_ARB_32P_WRR         0x00000002  /* 32 phase WRR */
#define PCIE_VC0_RC_PORT_ARB_64P_WRR         0x00000004  /* 64 phase WRR */
#define PCIE_VC0_RC_PORT_ARB_128P_WRR        0x00000008  /* 128 phase WRR */
#define PCIE_VC0_RC_PORT_ARB_TM_128P_WRR     0x00000010  /* Time-based 128 phase WRR */
#define PCIE_VC0_RC_PORT_ARB_TM_256P_WRR     0x00000020  /* Time-based 256 phase WRR */
#define PCIE_VC0_RC_PORT_ARB          (PCIE_VC0_RC_PORT_ARB_HW_FIXED | PCIE_VC0_RC_PORT_ARB_32P_WRR |\
                        PCIE_VC0_RC_PORT_ARB_64P_WRR | PCIE_VC0_RC_PORT_ARB_128P_WRR | \
                        PCIE_VC0_RC_PORT_ARB_TM_128P_WRR | PCIE_VC0_RC_PORT_ARB_TM_256P_WRR)

#define PCIE_VC0_RC_REJECT_SNOOP             0x00008000  /* Reject Snoop Transactioin */
#define PCIE_VC0_RC_MAX_TIMESLOTS            0x007F0000  /* Maximum time Slots */
#define PCIE_VC0_RC_MAX_TIMESLOTS_S          16
#define PCIE_VC0_RC_PORT_ARB_TAB_OFFSET      0xFF000000  /* Port Arbitration Table Offset */
#define PCIE_VC0_RC_PORT_ARB_TAB_OFFSET_S    24

/* VC0 Resource Control Register */
#define PCIE_VC0_RC0(X)                      (volatile u32*)(PCIE_RC_PORT_TO_BASE(X) + 0x154)
#define PCIE_VC0_RC0_TVM0                    0x00000001  /* TC0 and VC0 */
#define PCIE_VC0_RC0_TVM1                    0x00000002  /* TC1 and VC1 */
#define PCIE_VC0_RC0_TVM2                    0x00000004  /* TC2 and VC2 */
#define PCIE_VC0_RC0_TVM3                    0x00000008  /* TC3 and VC3 */
#define PCIE_VC0_RC0_TVM4                    0x00000010  /* TC4 and VC4 */
#define PCIE_VC0_RC0_TVM5                    0x00000020  /* TC5 and VC5 */
#define PCIE_VC0_RC0_TVM6                    0x00000040  /* TC6 and VC6 */
#define PCIE_VC0_RC0_TVM7                    0x00000080  /* TC7 and VC7 */
#define PCIE_VC0_RC0_TC_VC                   0x000000FF  /* TC/VC mask */

#define PCIE_VC0_RC0_LOAD_PORT_ARB_TAB       0x00010000  /* Load Port Arbitration Table */
#define PCIE_VC0_RC0_PORT_ARB_SEL            0x000E0000  /* Port Arbitration Select */
#define PCIE_VC0_RC0_PORT_ARB_SEL_S          17
#define PCIE_VC0_RC0_VC_ID                   0x07000000  /* VC ID */
#define PCIE_VC0_RC0_VC_ID_S                 24
#define PCIE_VC0_RC0_VC_EN                   0x80000000  /* VC Enable */

/* VC0 Resource Status Register */
#define PCIE_VC0_RSR0(X)                     (volatile u32*)(PCIE_RC_PORT_TO_BASE(X) + 0x158)
#define PCIE_VC0_RSR0_PORT_ARB_TAB_STATUS    0x00010000  /* Port Arbitration Table Status,not used */
#define PCIE_VC0_RSR0_VC_NEG_PENDING         0x00020000  /* VC Negotiation Pending */

/* Ack Latency Timer and Replay Timer Register */
#define PCIE_ALTRT(X)                         (volatile u32*)(PCIE_RC_PORT_TO_BASE(X) + 0x700)
#define PCIE_ALTRT_ROUND_TRIP_LATENCY_LIMIT   0x0000FFFF  /* Round Trip Latency Time Limit */
#define PCIE_ALTRT_ROUND_TRIP_LATENCY_LIMIT_S 0
#define PCIE_ALTRT_REPLAY_TIME_LIMIT          0xFFFF0000  /* Replay Time Limit */
#define PCIE_ALTRT_REPLAY_TIME_LIMIT_S        16

/* Other Message Register */
#define PCIE_OMR(X)                          (volatile u32*)(PCIE_RC_PORT_TO_BASE(X) + 0x704)

/* Port Force Link Register */
#define PCIE_PFLR(X)                         (volatile u32*)(PCIE_RC_PORT_TO_BASE(X) + 0x708)
#define PCIE_PFLR_LINK_NUM                   0x000000FF  /* Link Number */
#define PCIE_PFLR_LINK_NUM_S                 0
#define PCIE_PFLR_FORCE_LINK                 0x00008000  /* Force link */
#define PCIE_PFLR_LINK_STATE                 0x003F0000  /* Link State */
#define PCIE_PFLR_LINK_STATE_S               16
#define PCIE_PFLR_LOW_POWER_ENTRY_CNT        0xFF000000  /* Low Power Entrance Count, only for EP */
#define PCIE_PFLR_LOW_POWER_ENTRY_CNT_S      24

/* Ack Frequency Register */
#define PCIE_AFR(X)                          (volatile u32*)(PCIE_RC_PORT_TO_BASE(X) + 0x70C)
#define PCIE_AFR_AF                          0x000000FF  /* Ack Frequency */
#define PCIE_AFR_AF_S                        0
#define PCIE_AFR_FTS_NUM                     0x0000FF00  /* The number of Fast Training Sequence from L0S to L0 */
#define PCIE_AFR_FTS_NUM_S                   8
#define PCIE_AFR_COM_FTS_NUM                 0x00FF0000  /* N_FTS; when common clock is used*/
#define PCIE_AFR_COM_FTS_NUM_S               16
#define PCIE_AFR_L0S_ENTRY_LATENCY           0x07000000  /* L0s Entrance Latency */
#define PCIE_AFR_L0S_ENTRY_LATENCY_S         24
#define PCIE_AFR_L1_ENTRY_LATENCY            0x38000000  /* L1 Entrance Latency */
#define PCIE_AFR_L1_ENTRY_LATENCY_S          27
#define PCIE_AFR_FTS_NUM_DEFAULT             32
#define PCIE_AFR_L0S_ENTRY_LATENCY_DEFAULT   7
#define PCIE_AFR_L1_ENTRY_LATENCY_DEFAULT    5

/* Port Link Control Register */
#define PCIE_PLCR(X)                         (volatile u32*)(PCIE_RC_PORT_TO_BASE(X) + 0x710)
#define PCIE_PLCR_OTHER_MSG_REQ              0x00000001  /* Other Message Request */
#define PCIE_PLCR_SCRAMBLE_DISABLE           0x00000002  /* Scramble Disable */  
#define PCIE_PLCR_LOOPBACK_EN                0x00000004  /* Loopback Enable */
#define PCIE_PLCR_LTSSM_HOT_RST              0x00000008  /* Force LTSSM to the hot reset */
#define PCIE_PLCR_DLL_LINK_EN                0x00000020  /* Enable Link initialization */
#define PCIE_PLCR_FAST_LINK_SIM_EN           0x00000080  /* Sets all internal timers to fast mode for simulation purposes */
#define PCIE_PLCR_LINK_MODE                  0x003F0000  /* Link Mode Enable Mask */
#define PCIE_PLCR_LINK_MODE_S                16
#define PCIE_PLCR_CORRUPTED_CRC_EN           0x02000000  /* Enabled Corrupt CRC */

/* Lane Skew Register */
#define PCIE_LSR(X)                          (volatile u32*)(PCIE_RC_PORT_TO_BASE(X) + 0x714)
#define PCIE_LSR_LANE_SKEW_NUM               0x00FFFFFF  /* Insert Lane Skew for Transmit, not applicable */
#define PCIE_LSR_LANE_SKEW_NUM_S             0
#define PCIE_LSR_FC_DISABLE                  0x01000000  /* Disable of Flow Control */
#define PCIE_LSR_ACKNAK_DISABLE              0x02000000  /* Disable of Ack/Nak */
#define PCIE_LSR_LANE_DESKEW_DISABLE         0x80000000  /* Disable of Lane-to-Lane Skew */

/* Symbol Number Register */
#define PCIE_SNR(X)                          (volatile u32*)(PCIE_RC_PORT_TO_BASE(X) + 0x718)
#define PCIE_SNR_TS                          0x0000000F  /* Number of TS Symbol */
#define PCIE_SNR_TS_S                        0
#define PCIE_SNR_SKP                         0x00000700  /* Number of SKP Symbol */
#define PCIE_SNR_SKP_S                       8
#define PCIE_SNR_REPLAY_TIMER                0x0007C000  /* Timer Modifier for Replay Timer */
#define PCIE_SNR_REPLAY_TIMER_S              14
#define PCIE_SNR_ACKNAK_LATENCY_TIMER        0x00F80000  /* Timer Modifier for Ack/Nak Latency Timer */
#define PCIE_SNR_ACKNAK_LATENCY_TIMER_S      19
#define PCIE_SNR_FC_TIMER                    0x1F000000  /* Timer Modifier for Flow Control Watchdog Timer */
#define PCIE_SNR_FC_TIMER_S                  28

/* Symbol Timer Register and Filter Mask Register 1 */
#define PCIE_STRFMR(X)                      (volatile u32*)(PCIE_RC_PORT_TO_BASE(X) + 0x71C)
#define PCIE_STRFMR_SKP_INTERVAL            0x000007FF  /* SKP lnterval Value */
#define PCIE_STRFMR_SKP_INTERVAL_S          0
#define PCIE_STRFMR_FC_WDT_DISABLE          0x00008000  /* Disable of FC Watchdog Timer */
#define PCIE_STRFMR_TLP_FUNC_MISMATCH_OK    0x00010000  /* Mask Function Mismatch Filtering for Incoming Requests */
#define PCIE_STRFMR_POISONED_TLP_OK         0x00020000  /* Mask Poisoned TLP Filtering */
#define PCIE_STRFMR_BAR_MATCH_OK            0x00040000  /* Mask BAR Match Filtering */
#define PCIE_STRFMR_TYPE1_CFG_REQ_OK        0x00080000  /* Mask Type 1 Configuration Request Filtering */
#define PCIE_STRFMR_LOCKED_REQ_OK           0x00100000  /* Mask Locked Request Filtering */
#define PCIE_STRFMR_CPL_TAG_ERR_RULES_OK    0x00200000  /* Mask Tag Error Rules for Received Completions */
#define PCIE_STRFMR_CPL_REQUESTOR_ID_MISMATCH_OK 0x00400000  /* Mask Requester ID Mismatch Error for Received Completions */
#define PCIE_STRFMR_CPL_FUNC_MISMATCH_OK         0x00800000  /* Mask Function Mismatch Error for Received Completions */
#define PCIE_STRFMR_CPL_TC_MISMATCH_OK           0x01000000  /* Mask Traffic Class Mismatch Error for Received Completions */
#define PCIE_STRFMR_CPL_ATTR_MISMATCH_OK         0x02000000  /* Mask Attribute Mismatch Error for Received Completions */
#define PCIE_STRFMR_CPL_LENGTH_MISMATCH_OK       0x04000000  /* Mask Length Mismatch Error for Received Completions */
#define PCIE_STRFMR_TLP_ECRC_ERR_OK              0x08000000  /* Mask ECRC Error Filtering */
#define PCIE_STRFMR_CPL_TLP_ECRC_OK              0x10000000  /* Mask ECRC Error Filtering for Completions */
#define PCIE_STRFMR_RX_TLP_MSG_NO_DROP           0x20000000  /* Send Message TLPs */
#define PCIE_STRFMR_RX_IO_TRANS_ENABLE           0x40000000  /* Mask Filtering of received I/O Requests */
#define PCIE_STRFMR_RX_CFG_TRANS_ENABLE          0x80000000  /* Mask Filtering of Received Configuration Requests */

#define PCIE_DEF_SKP_INTERVAL    700             /* 1180 ~1538 , 125MHz * 2, 250MHz * 1 */

/* Filter Masker Register 2 */
#define PCIE_FMR2(X)                             (volatile u32*)(PCIE_RC_PORT_TO_BASE(X) + 0x720)
#define PCIE_FMR2_VENDOR_MSG0_PASSED_TO_TRGT1    0x00000001  /* Mask RADM Filtering and Error Handling Rules */
#define PCIE_FMR2_VENDOR_MSG1_PASSED_TO_TRGT1    0x00000002  /* Mask RADM Filtering and Error Handling Rules */

/* Debug Register 0 */
#define PCIE_DBR0(X)                              (volatile u32*)(PCIE_RC_PORT_TO_BASE(X) + 0x728)

/* Debug Register 1 */
#define PCIE_DBR1(X)                              (volatile u32*)(PCIE_RC_PORT_TO_BASE(X) + 0x72C)

/* Transmit Posted FC Credit Status Register */
#define PCIE_TPFCS(X)                             (volatile u32*)(PCIE_RC_PORT_TO_BASE(X) + 0x730)
#define PCIE_TPFCS_TX_P_DATA_FC_CREDITS           0x00000FFF /* Transmit Posted Data FC Credits */
#define PCIE_TPFCS_TX_P_DATA_FC_CREDITS_S         0
#define PCIE_TPFCS_TX_P_HDR_FC_CREDITS            0x000FF000 /* Transmit Posted Header FC Credits */
#define PCIE_TPFCS_TX_P_HDR_FC_CREDITS_S          12

/* Transmit Non-Posted FC Credit Status */
#define PCIE_TNPFCS(X)                            (volatile u32*)(PCIE_RC_PORT_TO_BASE(X) + 0x734)
#define PCIE_TNPFCS_TX_NP_DATA_FC_CREDITS         0x00000FFF /* Transmit Non-Posted Data FC Credits */
#define PCIE_TNPFCS_TX_NP_DATA_FC_CREDITS_S       0
#define PCIE_TNPFCS_TX_NP_HDR_FC_CREDITS          0x000FF000 /* Transmit Non-Posted Header FC Credits */
#define PCIE_TNPFCS_TX_NP_HDR_FC_CREDITS_S        12

/* Transmit Complete FC Credit Status Register */
#define PCIE_TCFCS(X)                             (volatile u32*)(PCIE_RC_PORT_TO_BASE(X) + 0x738)
#define PCIE_TCFCS_TX_CPL_DATA_FC_CREDITS         0x00000FFF /* Transmit Completion Data FC Credits */
#define PCIE_TCFCS_TX_CPL_DATA_FC_CREDITS_S       0
#define PCIE_TCFCS_TX_CPL_HDR_FC_CREDITS          0x000FF000 /* Transmit Completion Header FC Credits */
#define PCIE_TCFCS_TX_CPL_HDR_FC_CREDITS_S        12

/* Queue Status Register */
#define PCIE_QSR(X)                              (volatile u32*)(PCIE_RC_PORT_TO_BASE(X) + 0x73C)
#define PCIE_QSR_WAIT_UPDATE_FC_DLL               0x00000001 /* Received TLP FC Credits Not Returned */
#define PCIE_QSR_TX_RETRY_BUF_NOT_EMPTY           0x00000002 /* Transmit Retry Buffer Not Empty */
#define PCIE_QSR_RX_QUEUE_NOT_EMPTY               0x00000004 /* Received Queue Not Empty */

/* VC Transmit Arbitration Register 1 */
#define PCIE_VCTAR1(X)                          (volatile u32*)(PCIE_RC_PORT_TO_BASE(X) + 0x740)
#define PCIE_VCTAR1_WRR_WEIGHT_VC0               0x000000FF /* WRR Weight for VC0 */
#define PCIE_VCTAR1_WRR_WEIGHT_VC1               0x0000FF00 /* WRR Weight for VC1 */
#define PCIE_VCTAR1_WRR_WEIGHT_VC2               0x00FF0000 /* WRR Weight for VC2 */
#define PCIE_VCTAR1_WRR_WEIGHT_VC3               0xFF000000 /* WRR Weight for VC3 */

/* VC Transmit Arbitration Register 2 */
#define PCIE_VCTAR2(X)                          (volatile u32*)(PCIE_RC_PORT_TO_BASE(X) + 0x744)
#define PCIE_VCTAR2_WRR_WEIGHT_VC4               0x000000FF /* WRR Weight for VC4 */
#define PCIE_VCTAR2_WRR_WEIGHT_VC5               0x0000FF00 /* WRR Weight for VC5 */
#define PCIE_VCTAR2_WRR_WEIGHT_VC6               0x00FF0000 /* WRR Weight for VC6 */
#define PCIE_VCTAR2_WRR_WEIGHT_VC7               0xFF000000 /* WRR Weight for VC7 */

/* VC0 Posted Receive Queue Control Register */
#define PCIE_VC0_PRQCR(X)                       (volatile u32*)(PCIE_RC_PORT_TO_BASE(X) + 0x748)
#define PCIE_VC0_PRQCR_P_DATA_CREDITS            0x00000FFF /* VC0 Posted Data Credits */
#define PCIE_VC0_PRQCR_P_DATA_CREDITS_S          0
#define PCIE_VC0_PRQCR_P_HDR_CREDITS             0x000FF000 /* VC0 Posted Header Credits */
#define PCIE_VC0_PRQCR_P_HDR_CREDITS_S           12
#define PCIE_VC0_PRQCR_P_TLP_QUEUE_MODE          0x00E00000 /* VC0 Posted TLP Queue Mode */
#define PCIE_VC0_PRQCR_P_TLP_QUEUE_MODE_S        20
#define PCIE_VC0_PRQCR_TLP_RELAX_ORDER           0x40000000 /* TLP Type Ordering for VC0 */    
#define PCIE_VC0_PRQCR_VC_STRICT_ORDER           0x80000000 /* VC0 Ordering for Receive Queues */

/* VC0 Non-Posted Receive Queue Control */
#define PCIE_VC0_NPRQCR(X)                      (volatile u32*)(PCIE_RC_PORT_TO_BASE(X) + 0x74C)
#define PCIE_VC0_NPRQCR_NP_DATA_CREDITS          0x00000FFF /* VC0 Non-Posted Data Credits */
#define PCIE_VC0_NPRQCR_NP_DATA_CREDITS_S        0
#define PCIE_VC0_NPRQCR_NP_HDR_CREDITS           0x000FF000 /* VC0 Non-Posted Header Credits */
#define PCIE_VC0_NPRQCR_NP_HDR_CREDITS_S         12
#define PCIE_VC0_NPRQCR_NP_TLP_QUEUE_MODE        0x00E00000 /* VC0 Non-Posted TLP Queue Mode */
#define PCIE_VC0_NPRQCR_NP_TLP_QUEUE_MODE_S      20

/* VC0 Completion Receive Queue Control */
#define PCIE_VC0_CRQCR(X)                       (volatile u32*)(PCIE_RC_PORT_TO_BASE(X) + 0x750)
#define PCIE_VC0_CRQCR_CPL_DATA_CREDITS          0x00000FFF /* VC0 Completion TLP Queue Mode */
#define PCIE_VC0_CRQCR_CPL_DATA_CREDITS_S        0
#define PCIE_VC0_CRQCR_CPL_HDR_CREDITS           0x000FF000 /* VC0 Completion Header Credits */
#define PCIE_VC0_CRQCR_CPL_HDR_CREDITS_S         12
#define PCIE_VC0_CRQCR_CPL_TLP_QUEUE_MODE        0x00E00000 /* VC0 Completion Data Credits */
#define PCIE_VC0_CRQCR_CPL_TLP_QUEUE_MODE_S      21

/* Applicable to the above three registers */
enum {
    PCIE_VC0_TLP_QUEUE_MODE_STORE_FORWARD = 1,
    PCIE_VC0_TLP_QUEUE_MODE_CUT_THROUGH   = 2,
    PCIE_VC0_TLP_QUEUE_MODE_BYPASS        = 4,
};

/* VC0 Posted Buffer Depth Register */
#define PCIE_VC0_PBD(X)                        (volatile u32*)(PCIE_RC_PORT_TO_BASE(X) + 0x7A8)
#define PCIE_VC0_PBD_P_DATA_QUEUE_ENTRIES       0x00003FFF /* VC0 Posted Data Queue Depth */
#define PCIE_VC0_PBD_P_DATA_QUEUE_ENTRIES_S     0
#define PCIE_VC0_PBD_P_HDR_QUEUE_ENTRIES        0x03FF0000 /* VC0 Posted Header Queue Depth */
#define PCIE_VC0_PBD_P_HDR_QUEUE_ENTRIES_S      16

/* VC0 Non-Posted Buffer Depth Register */
#define PCIE_VC0_NPBD(X)                       (volatile u32*)(PCIE_RC_PORT_TO_BASE(X) + 0x7AC)
#define PCIE_VC0_NPBD_NP_DATA_QUEUE_ENTRIES     0x00003FFF /* VC0 Non-Posted Data Queue Depth */
#define PCIE_VC0_NPBD_NP_DATA_QUEUE_ENTRIES_S   0
#define PCIE_VC0_NPBD_NP_HDR_QUEUE_ENTRIES      0x03FF0000 /* VC0 Non-Posted Header Queue Depth */
#define PCIE_VC0_NPBD_NP_HDR_QUEUE_ENTRIES_S    16

/* VC0 Completion Buffer Depth Register */
#define PCIE_VC0_CBD(X)                        (volatile u32*)(PCIE_RC_PORT_TO_BASE(X) + 0x7B0)
#define PCIE_VC0_CBD_CPL_DATA_QUEUE_ENTRIES     0x00003FFF /* C0 Completion Data Queue Depth */
#define PCIE_VC0_CBD_CPL_DATA_QUEUE_ENTRIES_S   0
#define PCIE_VC0_CBD_CPL_HDR_QUEUE_ENTRIES      0x03FF0000 /* VC0 Completion Header Queue Depth */
#define PCIE_VC0_CBD_CPL_HDR_QUEUE_ENTRIES_S    16

/* PHY Status Register, all zeros in VR9 */
#define PCIE_PHYSR(X)                           (volatile u32*)(PCIE_RC_PORT_TO_BASE(X) + 0x810)

/* PHY Control Register, all zeros in VR9 */
#define PCIE_PHYCR(X)                           (volatile u32*)(PCIE_RC_PORT_TO_BASE(X) + 0x814)

/* 
 * PCIe PDI PHY register definition, suppose all the following 
 * stuff is confidential. 
 * XXX, detailed bit definition
 */
#define	PCIE_PHY_PLL_CTRL1(X)       (PCIE_PHY_PORT_TO_BASE(X) + (0x22 << 1))
#define	PCIE_PHY_PLL_CTRL2(X)       (PCIE_PHY_PORT_TO_BASE(X) + (0x23 << 1))
#define	PCIE_PHY_PLL_CTRL3(X)       (PCIE_PHY_PORT_TO_BASE(X) + (0x24 << 1))
#define	PCIE_PHY_PLL_CTRL4(X)       (PCIE_PHY_PORT_TO_BASE(X) + (0x25 << 1))
#define	PCIE_PHY_PLL_CTRL5(X)       (PCIE_PHY_PORT_TO_BASE(X) + (0x26 << 1))
#define	PCIE_PHY_PLL_CTRL6(X)       (PCIE_PHY_PORT_TO_BASE(X) + (0x27 << 1))
#define	PCIE_PHY_PLL_CTRL7(X)       (PCIE_PHY_PORT_TO_BASE(X) + (0x28 << 1))
#define	PCIE_PHY_PLL_A_CTRL1(X)     (PCIE_PHY_PORT_TO_BASE(X) + (0x29 << 1))
#define	PCIE_PHY_PLL_A_CTRL2(X)     (PCIE_PHY_PORT_TO_BASE(X) + (0x2A << 1))
#define	PCIE_PHY_PLL_A_CTRL3(X)     (PCIE_PHY_PORT_TO_BASE(X) + (0x2B << 1))
#define	PCIE_PHY_PLL_STATUS(X)      (PCIE_PHY_PORT_TO_BASE(X) + (0x2C << 1))
 
#define PCIE_PHY_TX1_CTRL1(X)       (PCIE_PHY_PORT_TO_BASE(X) + (0x30 << 1))
#define PCIE_PHY_TX1_CTRL2(X)       (PCIE_PHY_PORT_TO_BASE(X) + (0x31 << 1))
#define PCIE_PHY_TX1_CTRL3(X)       (PCIE_PHY_PORT_TO_BASE(X) + (0x32 << 1))
#define PCIE_PHY_TX1_A_CTRL1(X)     (PCIE_PHY_PORT_TO_BASE(X) + (0x33 << 1))
#define PCIE_PHY_TX1_A_CTRL2(X)     (PCIE_PHY_PORT_TO_BASE(X) + (0x34 << 1))
#define PCIE_PHY_TX1_MOD1(X)        (PCIE_PHY_PORT_TO_BASE(X) + (0x35 << 1))
#define PCIE_PHY_TX1_MOD2(X)        (PCIE_PHY_PORT_TO_BASE(X) + (0x36 << 1))
#define PCIE_PHY_TX1_MOD3(X)        (PCIE_PHY_PORT_TO_BASE(X) + (0x37 << 1))

#define PCIE_PHY_TX2_CTRL1(X)       (PCIE_PHY_PORT_TO_BASE(X) + (0x38 << 1))
#define PCIE_PHY_TX2_CTRL2(X)       (PCIE_PHY_PORT_TO_BASE(X) + (0x39 << 1))
#define PCIE_PHY_TX2_A_CTRL1(X)     (PCIE_PHY_PORT_TO_BASE(X) + (0x3B << 1))
#define PCIE_PHY_TX2_A_CTRL2(X)     (PCIE_PHY_PORT_TO_BASE(X) + (0x3C << 1))
#define PCIE_PHY_TX2_MOD1(X)        (PCIE_PHY_PORT_TO_BASE(X) + (0x3D << 1))
#define PCIE_PHY_TX2_MOD2(X)        (PCIE_PHY_PORT_TO_BASE(X) + (0x3E << 1))
#define PCIE_PHY_TX2_MOD3(X)        (PCIE_PHY_PORT_TO_BASE(X) + (0x3F << 1))

#define PCIE_PHY_RX1_CTRL1(X)       (PCIE_PHY_PORT_TO_BASE(X) + (0x50 << 1))
#define PCIE_PHY_RX1_CTRL2(X)       (PCIE_PHY_PORT_TO_BASE(X) + (0x51 << 1))
#define PCIE_PHY_RX1_CDR(X)         (PCIE_PHY_PORT_TO_BASE(X) + (0x52 << 1))
#define PCIE_PHY_RX1_EI(X)          (PCIE_PHY_PORT_TO_BASE(X) + (0x53 << 1))
#define PCIE_PHY_RX1_A_CTRL(X)      (PCIE_PHY_PORT_TO_BASE(X) + (0x55 << 1))

/* Interrupt related stuff */
#define PCIE_LEGACY_DISABLE 0
#define PCIE_LEGACY_INTA  1
#define PCIE_LEGACY_INTB  2
#define PCIE_LEGACY_INTC  3
#define PCIE_LEGACY_INTD  4
#define PCIE_LEGACY_INT_MAX PCIE_LEGACY_INTD

#define PCIE_IRQ_LOCK(lock) do {             \
    unsigned long flags;                     \
    spin_lock_irqsave(&(lock), flags);
#define PCIE_IRQ_UNLOCK(lock)                \
    spin_unlock_irqrestore(&(lock), flags);  \
} while (0)

#if LINUX_VERSION_CODE < KERNEL_VERSION(2,6,18)
#define IRQF_SHARED SA_SHIRQ
#endif

#define PCIE_MSG_MSI        0x00000001
#define PCIE_MSG_ISR        0x00000002
#define PCIE_MSG_FIXUP      0x00000004
#define PCIE_MSG_READ_CFG   0x00000008
#define PCIE_MSG_WRITE_CFG  0x00000010
#define PCIE_MSG_CFG        (PCIE_MSG_READ_CFG | PCIE_MSG_WRITE_CFG)
#define PCIE_MSG_REG        0x00000020
#define PCIE_MSG_INIT       0x00000040
#define PCIE_MSG_ERR        0x00000080
#define PCIE_MSG_PHY        0x00000100
#define PCIE_MSG_ANY        0x000001ff

#define IFX_PCIE_PORT0      0
#define IFX_PCIE_PORT1      1

#ifdef CONFIG_IFX_PCIE_2ND_CORE
#define IFX_PCIE_CORE_NR    2
#else
#define IFX_PCIE_CORE_NR    1
#endif

//#define IFX_PCIE_ERROR_INT

//#define IFX_PCIE_DBG

#if defined(IFX_PCIE_DBG)
#define IFX_PCIE_PRINT(_m, _fmt, args...) do {   \
    if (g_pcie_debug_flag & (_m)) {              \
        ifx_pcie_debug((_fmt), ##args);          \
    }                                            \
} while (0)

#define INLINE 
#else
#define IFX_PCIE_PRINT(_m, _fmt, args...)   \
    do {} while(0)
#define INLINE inline
#endif

struct ifx_pci_controller {
	struct pci_controller   pcic;
    
	/* RC specific, per host bus information */
	u32   port;  /* Port index, 0 -- 1st core, 1 -- 2nd core */
};

typedef struct ifx_pcie_ir_irq {
    const unsigned int irq;
    const char name[16];
}ifx_pcie_ir_irq_t;

typedef struct ifx_pcie_legacy_irq{
    const u32 irq_bit;
    const int irq;
}ifx_pcie_legacy_irq_t;

typedef struct ifx_pcie_irq {
    ifx_pcie_ir_irq_t ir_irq;
    ifx_pcie_legacy_irq_t legacy_irq[PCIE_LEGACY_INT_MAX];
}ifx_pcie_irq_t;

extern u32 g_pcie_debug_flag;
extern void ifx_pcie_debug(const char *fmt, ...);
extern void pcie_phy_clock_mode_setup(int pcie_port);
extern void pcie_msi_pic_init(int pcie_port);
extern u32 ifx_pcie_bus_enum_read_hack(int where, u32 value);
extern u32 ifx_pcie_bus_enum_write_hack(int where, u32 value);


#include <linux/types.h>
#include <linux/delay.h>
#include <linux/gpio.h>
#include <linux/clk.h>

#include <lantiq_soc.h>

#define IFX_PCIE_GPIO_RESET  38
#define IFX_REG_R32	ltq_r32
#define IFX_REG_W32	ltq_w32
#define CONFIG_IFX_PCIE_HW_SWAP
#define IFX_RCU_AHB_ENDIAN                      ((volatile u32*)(IFX_RCU + 0x004C))
#define IFX_RCU_RST_REQ                         ((volatile u32*)(IFX_RCU + 0x0010))
#define IFX_RCU_AHB_BE_PCIE_PDI                  0x00000080  /* Configure PCIE PDI module in big endian*/

#define IFX_RCU                                 (KSEG1 | 0x1F203000)
#define IFX_RCU_AHB_BE_PCIE_M                    0x00000001  /* Configure AHB master port that connects to PCIe RC in big endian */
#define IFX_RCU_AHB_BE_PCIE_S                    0x00000010  /* Configure AHB slave port that connects to PCIe RC in little endian */
#define IFX_RCU_AHB_BE_XBAR_M                    0x00000002  /* Configure AHB master port that connects to XBAR in big endian */
#define CONFIG_IFX_PCIE_PHY_36MHZ_MODE

#define IFX_PMU1_MODULE_PCIE_PHY   (0)
#define IFX_PMU1_MODULE_PCIE_CTRL  (1)
#define IFX_PMU1_MODULE_PDI        (4)
#define IFX_PMU1_MODULE_MSI        (5)

#define IFX_PMU_MODULE_PCIE_L0_CLK (31)


static inline void pcie_ep_gpio_rst_init(int pcie_port)
{
}

static inline void pcie_ahb_pmu_setup(void)
{
	struct clk *clk;
	clk = clk_get_sys("ltq_pcie", "ahb");
	clk_enable(clk);
	//ltq_pmu_enable(PMU_AHBM | PMU_AHBS);
}

static inline void pcie_rcu_endian_setup(int pcie_port)
{
    u32 reg;

    reg = IFX_REG_R32(IFX_RCU_AHB_ENDIAN);
#ifdef CONFIG_IFX_PCIE_HW_SWAP
    reg |= IFX_RCU_AHB_BE_PCIE_M;
    reg |= IFX_RCU_AHB_BE_PCIE_S;
    reg &= ~IFX_RCU_AHB_BE_XBAR_M;
#else 
    reg |= IFX_RCU_AHB_BE_PCIE_M;
    reg &= ~IFX_RCU_AHB_BE_PCIE_S;
    reg &= ~IFX_RCU_AHB_BE_XBAR_M;
#endif /* CONFIG_IFX_PCIE_HW_SWAP */
    IFX_REG_W32(reg, IFX_RCU_AHB_ENDIAN);
    IFX_PCIE_PRINT(PCIE_MSG_REG, "%s IFX_RCU_AHB_ENDIAN: 0x%08x\n", __func__, IFX_REG_R32(IFX_RCU_AHB_ENDIAN));
}

static inline void pcie_phy_pmu_enable(int pcie_port)
{
	struct clk *clk;
	clk = clk_get_sys("ltq_pcie", "phy");
	clk_enable(clk);
	//ltq_pmu1_enable(1<<IFX_PMU1_MODULE_PCIE_PHY);
}

static inline void pcie_phy_pmu_disable(int pcie_port)
{
	struct clk *clk;
	clk = clk_get_sys("ltq_pcie", "phy");
	clk_disable(clk);
	//ltq_pmu1_disable(1<<IFX_PMU1_MODULE_PCIE_PHY);
}

static inline void pcie_pdi_big_endian(int pcie_port)
{
    u32 reg;

    /* SRAM2PDI endianness control. */
    reg = IFX_REG_R32(IFX_RCU_AHB_ENDIAN);
    /* Config AHB->PCIe and PDI endianness */
    reg |= IFX_RCU_AHB_BE_PCIE_PDI;
    IFX_REG_W32(reg, IFX_RCU_AHB_ENDIAN);
}

static inline void pcie_pdi_pmu_enable(int pcie_port)
{
	struct clk *clk;
	clk = clk_get_sys("ltq_pcie", "pdi");
	clk_enable(clk);
	//ltq_pmu1_enable(1<<IFX_PMU1_MODULE_PDI);
}

static inline void pcie_core_rst_assert(int pcie_port)
{
    u32 reg;

    reg = IFX_REG_R32(IFX_RCU_RST_REQ);

    /* Reset PCIe PHY & Core, bit 22, bit 26 may be affected if write it directly  */
    reg |= 0x00400000;
    IFX_REG_W32(reg, IFX_RCU_RST_REQ);
}

static inline void pcie_core_rst_deassert(int pcie_port)
{
    u32 reg;

    /* Make sure one micro-second delay */
    udelay(1);

    /* Reset PCIe PHY & Core, bit 22 */
    reg = IFX_REG_R32(IFX_RCU_RST_REQ);
    reg &= ~0x00400000;
    IFX_REG_W32(reg, IFX_RCU_RST_REQ);
}

static inline void pcie_phy_rst_assert(int pcie_port)
{
    u32 reg;

    reg = IFX_REG_R32(IFX_RCU_RST_REQ);
    reg |= 0x00001000; /* Bit 12 */
    IFX_REG_W32(reg, IFX_RCU_RST_REQ);
}

static inline void pcie_phy_rst_deassert(int pcie_port)
{
    u32 reg;

    /* Make sure one micro-second delay */
    udelay(1);

    reg = IFX_REG_R32(IFX_RCU_RST_REQ);
    reg &= ~0x00001000; /* Bit 12 */
    IFX_REG_W32(reg, IFX_RCU_RST_REQ);
}

static inline void pcie_device_rst_assert(int pcie_port)
{
	gpio_set_value(IFX_PCIE_GPIO_RESET, 0);
  //  ifx_gpio_output_clear(IFX_PCIE_GPIO_RESET, ifx_pcie_gpio_module_id);
}

static inline void pcie_device_rst_deassert(int pcie_port)
{
    mdelay(100);
	gpio_set_value(IFX_PCIE_GPIO_RESET, 1);
//    ifx_gpio_output_set(IFX_PCIE_GPIO_RESET, ifx_pcie_gpio_module_id);
}

static inline void pcie_core_pmu_setup(int pcie_port)
{
	struct clk *clk;
	clk = clk_get_sys("ltq_pcie", "ctl");
	clk_enable(clk);
	clk = clk_get_sys("ltq_pcie", "bus");
	clk_enable(clk);

	//ltq_pmu1_enable(1 << IFX_PMU1_MODULE_PCIE_CTRL);
	//ltq_pmu_enable(1 << IFX_PMU_MODULE_PCIE_L0_CLK);
}

static inline void pcie_msi_init(int pcie_port)
{
	struct clk *clk;
    pcie_msi_pic_init(pcie_port);
	clk = clk_get_sys("ltq_pcie", "msi");
	clk_enable(clk);
	//ltq_pmu1_enable(1 << IFX_PMU1_MODULE_MSI);
}

static inline u32
ifx_pcie_bus_nr_deduct(u32 bus_number, int pcie_port)
{
    u32 tbus_number = bus_number;

#ifdef CONFIG_IFX_PCI
    if (pcibios_host_nr() > 1) {
        tbus_number -= pcibios_1st_host_bus_nr();
    }
#endif /* CONFIG_IFX_PCI */
    return tbus_number;
}

static inline u32
ifx_pcie_bus_enum_hack(struct pci_bus *bus, u32 devfn, int where, u32 value, int pcie_port, int read)
{
    struct pci_dev *pdev;
    u32 tvalue = value;

    /* Sanity check */
    pdev = pci_get_slot(bus, devfn);
    if (pdev == NULL) {
        return tvalue;
    }

    /* Only care about PCI bridge */
    if (pdev->hdr_type != PCI_HEADER_TYPE_BRIDGE) {
        return tvalue;
    }

    if (read) { /* Read hack */
    #ifdef CONFIG_IFX_PCI
        if (pcibios_host_nr() > 1) {
            tvalue = ifx_pcie_bus_enum_read_hack(where, tvalue);
        }
    #endif /* CONFIG_IFX_PCI */  
    }
    else { /* Write hack */
    #ifdef CONFIG_IFX_PCI    
        if (pcibios_host_nr() > 1) {
            tvalue = ifx_pcie_bus_enum_write_hack(where, tvalue);
        }
    #endif
    }
    return tvalue;
}

#endif /* IFXMIPS_PCIE_VR9_H */