/* * yosys -- Yosys Open SYnthesis Suite * * Copyright (C) 2019 Miodrag Milanovic * Copyright (C) 2012 Clifford Wolf * * Permission to use, copy, modify, and/or distribute this software for any * purpose with or without fee is hereby granted, provided that the above * copyright notice and this permission notice appear in all copies. * * THE SOFTWARE IS PROVIDED "AS IS" AND THE AUTHOR DISCLAIMS ALL WARRANTIES * WITH REGARD TO THIS SOFTWARE INCLUDING ALL IMPLIED WARRANTIES OF * MERCHANTABILITY AND FITNESS. IN NO EVENT SHALL THE AUTHOR BE LIABLE FOR * ANY SPECIAL, DIRECT, INDIRECT, OR CONSEQUENTIAL DAMAGES OR ANY DAMAGES * WHATSOEVER RESULTING FROM LOSS OF USE, DATA OR PROFITS, WHETHER IN AN * ACTION OF CONTRACT, NEGLIGENCE OR OTHER TORTIOUS ACTION, ARISING OUT OF * OR IN CONNECTION WITH THE USE OR PERFORMANCE OF THIS SOFTWARE. * */ #include "kernel/yosys.h" #include "kernel/sigtools.h" USING_YOSYS_NAMESPACE PRIVATE_NAMESPACE_BEGIN static void handle_gbufs(Module *module) { SigMap sigmap(module); pool clk_bits; dict rewrite_bits; vector> pad_bits; for (auto cell : module->cells()) { if (cell->type == ID(EFX_FF)) { for (auto bit : sigmap(cell->getPort(ID::CLK))) clk_bits.insert(bit); } if (cell->type == ID(EFX_RAM_5K)) { for (auto bit : sigmap(cell->getPort(ID(RCLK)))) clk_bits.insert(bit); for (auto bit : sigmap(cell->getPort(ID(WCLK)))) clk_bits.insert(bit); } } for (auto wire : vector(module->wires())) { if (!wire->port_input) continue; for (int index = 0; index < GetSize(wire); index++) { SigBit bit(wire, index); SigBit canonical_bit = sigmap(bit); if (!clk_bits.count(canonical_bit)) continue; Cell *c = module->addCell(NEW_ID, ID(EFX_GBUFCE)); SigBit new_bit = module->addWire(NEW_ID); c->setParam(ID(CE_POLARITY), State::S1); c->setPort(ID::O, new_bit); c->setPort(ID(CE), State::S1); pad_bits.push_back(make_pair(c, bit)); rewrite_bits[canonical_bit] = new_bit; log("Added %s cell %s for port bit %s.\n", log_id(c->type), log_id(c), log_signal(bit)); } } auto rewrite_function = [&](SigSpec &s) { for (auto &bit : s) { SigBit canonical_bit = sigmap(bit); if (rewrite_bits.count(canonical_bit)) bit = rewrite_bits.at(canonical_bit); } }; module->rewrite_sigspecs(rewrite_function); for (auto &it : pad_bits) it.first->setPort(ID::I, it.second); } struct EfinixGbufPass : public Pass { EfinixGbufPass() : Pass("efinix_gbuf", "Efinix: insert global clock buffers") { } void help() YS_OVERRIDE { // |---v---|---v---|---v---|---v---|---v---|---v---|---v---|---v---|---v---|---v---| log("\n"); log(" efinix_gbuf [options] [selection]\n"); log("\n"); log("Add Efinix global clock buffers to top module as needed.\n"); log("\n"); } void execute(std::vector args, RTLIL::Design *design) YS_OVERRIDE { log_header(design, "Executing efinix_gbuf pass (insert global clock buffers).\n"); size_t argidx; for (argidx = 1; argidx < args.size(); argidx++) { break; } extra_args(args, argidx, design); Module *module = design->top_module(); if (module == nullptr) log_cmd_error("No top module found.\n"); handle_gbufs(module); } } EfinixGbufPass; PRIVATE_NAMESPACE_END 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27

# キーロック

<!---
  original document: 0.8.134:docs/feature_key_lock.md
  git diff 0.8.134 HEAD -- docs/feature_key_lock.md | cat
-->

特定のキーを長時間押すことが必要になる場合があります。キーロックは次に押すキーを押したままにします。もう一度押すと、リリースされます。

いくつかの文を全て大文字で入力する必要があるとしましょう。`KC_LOCK` を押し、次にシフトを押します。これで、シフトは次にタップするまで押していると見なされます。キーロックを Caps Lock と考えることができますが、さらに強力です。

## 使用法

最初に `rules.mk` で `KEY_LOCK_ENABLE = yes` を設定することでキーロックを有効にします。次に、キーマップでキーを選択し、それをキーコード `KC_LOCK` に割り当てます。

## キーコード

| キーコード | 説明 |
|---------|--------------------------------------------------------------|
| `KC_LOCK` | キーが再び押されるまで次のキーを押したままにします。 |

## 注意事項

キーロックは、標準アクションキーと[ワンショットモディファイア](ja/one_shot_keys.md)キー (例えば、Shift を `OSM(KC_LSFT)` と定義した場合)のみを押し続けることができます。
これは、QMK の特殊機能(ワンショットモディファイアを除く)、または `KC_LPRN` のような shift を押されたキーのバージョンは含みません。[基本的なキーコード](ja/keycodes_basic.md)リストにある場合、押したままにすることができます。

レイヤーの切り替えは、キーロックを解除しません。